基于OMAP5912處理器實現(xiàn)語音采集系統(tǒng)的設(shè)計

0 引 言

語音信號處理是研究用數(shù)字信號處理技術(shù)對語音信號進行處理的一門新興學(xué)科。語音信號處理的應(yīng)用極為廣泛，其中的主要技術(shù)包括語音編碼、語音合成、語音識別和語音增強等。語音識別就是讓計算機聽懂人的話，并做出正確的反應(yīng)。目前主流的語音識別技術(shù)是基于統(tǒng)計模式識別的基本理論。同時，隨著高性能數(shù)字信號處理器（Digital Signal Processor，DSP）的日益普及，數(shù)字信號處理是將信號以數(shù)字方式表示并處理的理論和技術(shù)。數(shù)字信號處理與模擬信號處理是信號處理的子集。數(shù)字信號處理的目的是對真實世界的連續(xù)模擬信號進行測量或濾波。因此在進行數(shù)字信號處理之前需要將信號從模擬域轉(zhuǎn)換到數(shù)字域，這通常通過模數(shù)轉(zhuǎn)換器實現(xiàn)。而數(shù)字信號處理的輸出經(jīng)常也要變換到模擬域，這是通過數(shù)模轉(zhuǎn)換器實現(xiàn)的。利用DSP對語音信號處理進行算法研究和實時實現(xiàn)正成為新的熱點。在此設(shè)計并實現(xiàn)了一種語音采集系統(tǒng)。該系統(tǒng)為語音信號處理的算法研究和實時實現(xiàn)提供一個通用平臺。

1 芯片簡介

OMAP5912采用獨特的雙核結(jié)構(gòu)，內(nèi)含1個實現(xiàn)控制功能的帶有TI增強型ARM926EJ—S（簡稱ARM9）內(nèi)核的處理器和1個實現(xiàn)數(shù)據(jù)處理功能的高性能、低功耗TMS320C55x DSP（簡稱DSP）內(nèi)核。ARM9處理器可用來實現(xiàn)各種通信協(xié)議、通信協(xié)議（communications protocol）是指雙方實體完成通信或服務(wù)所必須遵循的規(guī)則和約定。協(xié)議定義了數(shù)據(jù)單元使用的格式，信息單元應(yīng)該包含的信息與含義，連接方式，信息發(fā)送和接收的時序，從而確保網(wǎng)絡(luò)中數(shù)據(jù)順利地傳送到確定的地方。通過通信信道和設(shè)備互連起來的多個不同地理位置的數(shù)據(jù)通信系統(tǒng)，要使其能協(xié)同工作實現(xiàn)信息交換和資源共享，它們之間必須具有共同的語言。這個規(guī)則就是通信協(xié)議。控制和人機接口；DSP具有多條數(shù)據(jù)地址總線，非常適合數(shù)據(jù)密集的多媒體處理，并具有極低的功耗。

TLV320AIC23（簡稱AIC23）是TI推出的一款高性能的立體聲音頻Codec芯片，內(nèi)置耳機輸出放大器，支持MIC和LINE IN兩種輸入方式（二選一），且對輸入和輸出都具有可編程增益調(diào)節(jié)。AIC23的模數(shù)轉(zhuǎn)換（ADCs）和數(shù)模轉(zhuǎn)換（DACs）部件高度集成在芯片內(nèi)部，采用了先進的Sigma—delta過采樣技術(shù)，可以在8～96 kHz的頻率范圍內(nèi)提供16 b，20 b，24 b和32 b的采樣，ADC和DAC的輸出信噪比分別可以達到90 dB和100dB。

2 系統(tǒng)的硬件設(shè)計

2.1 系統(tǒng)的硬件結(jié)構(gòu)

語音采集系統(tǒng)主要包括兩個模塊：以AIC23為核心的語音采集模塊；以O(shè)MAP5912的DSP為核心的語音數(shù)據(jù)接收處理模塊。

為使AIC23正常工作在需要的狀態(tài)下，必須通過I2C總線對其進行配置。AIC23采集的語音信號經(jīng)過A／D轉(zhuǎn)換后，通過McBSPl傳送到接收寄存器DRR，然后經(jīng)DMA通道傳送至接收緩沖區(qū)。存放在發(fā)送緩沖區(qū)的數(shù)據(jù)，通過DMA通道傳送到McBSPl的發(fā)送寄存器DXR，DMA---Direct Memory Access，直接內(nèi)存訪問，是一種數(shù)據(jù)傳輸模式。DMA方式下不直接訪問CPU，而在RAM與設(shè)備之間傳輸，從而大大提高了數(shù)據(jù)傳輸速度。然后傳送至AIC23，經(jīng)過D／A轉(zhuǎn)換后，由HEADPHONE輸出，如圖1所示。

2.2 系統(tǒng)的硬件接口設(shè)計

利用OMAP5912的I2C總線和McBSPl完成對AIC23的控制和通信。I2C總線與AIC23的控制口相連，McBSPl與AIC23的數(shù)據(jù)口相連。AIC23設(shè)置為Master模式，向McBSPl提供時鐘和幀同步信號。McBSPl.DX作為AIC23的輸入通道，McBSPl.DR作為AIC23的輸出通道，如圖2所示。

3 系統(tǒng)的軟件設(shè)計

系統(tǒng)的軟件分兩個方面來說明：主程序和中斷服務(wù)程序。

3.1 主程序

因為OMAP5912為雙核結(jié)構(gòu)，且ARM9為主控制器，所以首先必須在ARM9側(cè)進行OMAP5912的初始化，讓DSP退出復(fù)位狀態(tài)，這里僅需調(diào)用TI提供的OSK5912 Board Support Library中的OSK5912_init（）函數(shù)即可。然后在DSP側(cè)進行CPU、I2C總線、McBSPl、DMA的初始化，以及AIC23芯片的配置，如圖3所示。

限于篇幅，在此僅說明通過I2C總線配置AIC23的過程。AIC23芯片是一個可編程的芯片，內(nèi)部有11個16位寄存器決定芯片的工作狀態(tài)。圖2中的MODE引腳決定控制接口的工作模式：MODE=O為I2C模式，MODE=1為SPI模式。系統(tǒng)采用的是I2C模式，即由DSP通過I2C總線完成對AIC23的初始化。I2C總線作為ARM9和DSP的共享設(shè)備，其使用權(quán)由圖1中的寄存器I2C SSW MPU CONF和DSPI2C SSW CONF決定，在默認的情況下由ARM9使用。為了讓DSP能使用I2C總線，I2C（Inter－Integrated Circuit）總線是由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線標準。它是同步通信的一種特殊形式，具有接口線少，控制方式簡單，器件封裝形式小，通信速率較高等優(yōu)點。I2C總線首先發(fā)送AIC23的地址，然后再把相應(yīng)的AIC23內(nèi)部映射寄存器的地址和配置參數(shù)合并為16位的控制字發(fā)送給AIC23。

3.2 中斷服務(wù)程序

在DSP的RAM空間中定義一個接收緩存數(shù)組Rxbuffer[]和發(fā)送緩存數(shù)組Txbuffer[]，一個接收標志RxFlag和一個發(fā)送標志TxFlag。為了防止出現(xiàn)在執(zhí)行中斷服務(wù)程序的時候，接收的新數(shù)據(jù)將緩存區(qū)未取走的數(shù)據(jù)覆蓋，將緩存數(shù)組分為上下兩部分，CPU在處理其中一個部分的時候，DMA自動操作另一部分，如圖4（a）所示。

該語音采集系統(tǒng)以中斷的方式工作，在工作的過程中，會產(chǎn)生兩個中斷：DMA接收中斷；DMA發(fā)送中斷。以DMA接收中斷為例來說明中斷服務(wù)程序。

當產(chǎn)生DMA接收中斷時，首先判斷RxFlag的值，若為O，則取接收數(shù)組Rxbuffer下半部分的數(shù)據(jù)作進一步的處理，同時置RxFlag為1；若為1，則取接收數(shù)組Rxbuffer上半部分的數(shù)據(jù)作進一步的處理，同時置RxFlag為O，然后退出中斷服務(wù)程序，進入主程序，等待中斷的再次產(chǎn)生，如圖4（b）所示。

4 仿真驗證

為了驗證設(shè)計的可行性，對該系統(tǒng)進行了仿真測試。仿真軟件為CCS（Code Composer Studio）2.21。系統(tǒng)由硬件仿真器TDS560USB通過JTAG仿真接口與計算機相連，用戶可以通過該接口向OMAP5912芯片加載程序并觀察芯片內(nèi)部存儲器的數(shù)據(jù)，完成系統(tǒng)仿真及程序調(diào)試的任務(wù)。

在ARM和DSP側(cè)分別加載程序編譯后生成的。out文件，然后運行。經(jīng)配置后的AIC23從MIC IN輸入語音信號，并對其進行8 kHz，16 b的采樣。不考慮圖4（a）中的信號處理過程，將采集到的語音直接送回AIC23芯片，經(jīng)D／A后，由HEADPHONE輸出，此時，聽到的正是輸入的語音信號。

5 結(jié) 語

根據(jù)TI公司的OMAP5912和CODEC芯片TLV320AIC23的特性，根據(jù)TI公司的設(shè)計并實現(xiàn)了一種基于OMAP5912的語音采集系統(tǒng)。在該系統(tǒng)中，DMA通道結(jié)合McBSP的使用，可以大大減少CPU的工作量，簡化軟件設(shè)計，有效地利用DSP的硬件資源，提高系統(tǒng)的執(zhí)行效率。