第三代局域I/O總線的要求及使用PCI Express交換器提高性能

PCI總線的出現(xiàn)已有10年之久，并將在未來(lái)數(shù)年繼續(xù)扮演重要角色。然而，如今和與未來(lái)的處理器與I/O器件需要更高的I/O帶寬，這已超出PCI 2.2或PCI-X的范圍，現(xiàn)在業(yè)界需要制定新一代的PCI技術(shù)作為下一代平臺(tái)的標(biāo)準(zhǔn)I/O總線。業(yè)界致力于創(chuàng)造出更高帶寬的總線，目前已經(jīng)有支持各種特定應(yīng)用總線的PC平臺(tái)，以及PCI I/O擴(kuò)展總線。

在可預(yù)見(jiàn)的未來(lái)，處理器系統(tǒng)總線仍將持續(xù)提升其頻率與電壓，而內(nèi)存帶寬必須配合處理器頻率的攀升而提高。芯片組通常被劃分為北橋芯片（連接內(nèi)存等）與南橋芯片（連接I/O等），因?yàn)閮?nèi)存總線通常會(huì)隨著每一代處理器的演進(jìn)而更新。芯片組的一項(xiàng)主要功能就是將這些持續(xù)改變的總線與穩(wěn)定的I/O總線加以區(qū)隔。

仔細(xì)分析上個(gè)世紀(jì)90年代的PCI信號(hào)技術(shù)，我們可發(fā)現(xiàn)分支型（multi-drop）的平行式總線已逐漸走近其性能的極限，已無(wú)法輕易地升級(jí)頻率或降低電壓；其時(shí)鐘同步數(shù)據(jù)傳輸受到信號(hào)偏移的限制，且信號(hào)路由法則已趨近FR4技術(shù)的成本效益極限。業(yè)界嘗試各種方法來(lái)突破這些限制，創(chuàng)造出更高帶寬的通用型I/O總線，導(dǎo)致須付出大筆成本來(lái)提升頻寬，性能增加的幅度卻相當(dāng)小。對(duì)于提供局域I/O總線標(biāo)準(zhǔn)方面，圖1所示的臺(tái)式機(jī)平臺(tái)解決方案僅是問(wèn)題的一部分。PCI在制定規(guī)格之初并沒(méi)有想到會(huì)發(fā)展至臺(tái)式機(jī)平臺(tái)、移動(dòng)設(shè)備、服務(wù)器以及嵌入型通信等市場(chǎng)。

現(xiàn)今的應(yīng)用軟件對(duì)于平臺(tái)硬件的性能要求日趨苛刻，尤其是I/O子系統(tǒng)。來(lái)自不同音頻和視頻來(lái)源的流數(shù)據(jù)已在臺(tái)式機(jī)平臺(tái)與移動(dòng)平臺(tái)中很常見(jiàn)，而在PCI 2.2或PCI-X規(guī)格中至今尚未有足夠的性能來(lái)支持這類應(yīng)用。諸如視頻點(diǎn)播與音頻重分布（audio re-distribution）等應(yīng)用也迫使服務(wù)器需滿足“實(shí)時(shí)”傳送的需求。許多通信應(yīng)用與嵌入型PC控制系統(tǒng)亦需實(shí)時(shí)處理數(shù)據(jù)。今天的平臺(tái)，例如臺(tái)式PC，也需以越來(lái)越高的數(shù)據(jù)流量來(lái)處理多組同步傳輸。同等對(duì)待所有數(shù)據(jù)已不能被接受，例如先處理流數(shù)據(jù)就更加重要，因?yàn)閷?shí)時(shí)數(shù)據(jù)若處理過(guò)慢，等于沒(méi)有數(shù)據(jù)一樣。數(shù)據(jù)必須被加上標(biāo)簽，以便I/O系統(tǒng)能對(duì)它的數(shù)據(jù)流制定優(yōu)先級(jí)來(lái)流經(jīng)該平臺(tái)。

像千兆以太網(wǎng)與InfiniBand等應(yīng)用，需要更高帶寬的I/O。第三代I/O總線除了擴(kuò)展帶寬外，還需要整合一些額外的功能。

以下歸納出第三代局域I/O總線的要求：

1．支持多重市場(chǎng)以及新興應(yīng)用：統(tǒng)一式I/O架構(gòu)，支持臺(tái)式機(jī)、移動(dòng)設(shè)備、服務(wù)器、通信平臺(tái)、工作站以及嵌入型設(shè)備；

2．成本與高產(chǎn)量：在系統(tǒng)層，成本需低于（或等于）PCI架構(gòu)的成本；

3．兼容PCI的軟件模式：不需任何修改就能引導(dǎo)現(xiàn)有的操作系統(tǒng)；具有與PCI兼容的配置與設(shè)備驅(qū)動(dòng)程序接口；

4．性能：通過(guò)頻率以及額外的傳輸管線來(lái)提升性能。每個(gè)引腳的帶寬很高。資源開(kāi)銷低。低傳輸延遲；

5．支持多平臺(tái)連接類型：芯片對(duì)芯片，通過(guò)連接器的板對(duì)板，功能擴(kuò)展底座（Docking Station），支持新的產(chǎn)品外型尺寸；

6．先進(jìn)功能：涵蓋不同的數(shù)據(jù)類型。電源管理。服務(wù)質(zhì)量。支持熱插拔。數(shù)據(jù)完整性與錯(cuò)誤處理?？蓴U(kuò)展性。支持嵌入史與通信應(yīng)用的各種基本機(jī)制。

7．其它：針對(duì)簇解決方案，支持處理器、內(nèi)存、線纜的協(xié)調(diào)互連機(jī)制。

加入交換器

最新的高速、低引腳數(shù)以及點(diǎn)對(duì)點(diǎn)技術(shù)發(fā)展，為增大傳輸帶寬提供了一套具有吸引力的替代方案。PCI Express分支型的平行式總線拓?fù)浒ㄒ粋€(gè)宿主橋接器與多組端點(diǎn)（I/O單元）；多重點(diǎn)對(duì)點(diǎn)連接架構(gòu)將交換器這個(gè)新元素導(dǎo)入I/O系統(tǒng)拓?fù)渲?，結(jié)構(gòu)如圖1所示。交換器取代了多點(diǎn)下載總線，用來(lái)為I/O總線提供扇出。交換器能在不同端點(diǎn)之間提供對(duì)等通訊機(jī)制，若其中沒(méi)有涉及高速緩存的傳輸，就不需要轉(zhuǎn)送至宿主橋接器。交換器看似一個(gè)獨(dú)立的邏輯單元，但可整合至宿主橋接器中。

低信號(hào)數(shù)、點(diǎn)對(duì)點(diǎn)連接模式可通過(guò)連接器與線纜加以建構(gòu)。PCI Express能創(chuàng)造出新的系統(tǒng)劃分模式。

圖2至圖4顯示運(yùn)用PCI Express架構(gòu)的2004年平臺(tái)。目前平臺(tái)中多組類似的并行總線被連接了多組管線的PCI Express所取代。每組鏈接都可視需要增加更多的管線，藉此提高傳輸帶寬。例如臺(tái)式機(jī)平臺(tái)的圖形以及服務(wù)器平臺(tái)中的總線橋接器（如PCI Express- to -PCI-X）。

PCI Express交換器提供輸出功能，并支持一系列的連接器，以增加高性能的I/O。交換器是一邏輯單元，能建置在含有宿主橋接器的元件中，或是構(gòu)建成獨(dú)立的元件。

業(yè)界預(yù)估PCI將被許多平臺(tái)繼續(xù)延用，以支持目前各種帶寬較低的應(yīng)用，直到有迫切性的需求出現(xiàn)，例如應(yīng)用在新的產(chǎn)品外型尺寸上，屆時(shí)將會(huì)全面轉(zhuǎn)移至完全的PCI Express平臺(tái)。

服務(wù)器平臺(tái)需要更多的I/O性能與連接管道，其中包括高帶寬的PCI Express，連接至PCI-X插槽、千兆以太網(wǎng)、以及InfiniBand架構(gòu)。圖3顯示PCI Express如何為服務(wù)器提供與臺(tái)式機(jī)系統(tǒng)相同的優(yōu)勢(shì)。PCI Express作為機(jī)體內(nèi)部I/O，再搭配InfiniBand作為機(jī)體外部的I/O，提供簇系統(tǒng)的互連管道，讓服務(wù)器能從“平行式共享總線”轉(zhuǎn)移至高速的序列互連架構(gòu)。

網(wǎng)絡(luò)通訊平臺(tái)可使用多個(gè)交換器，藉此提高聯(lián)機(jī)效率與服務(wù)質(zhì)量，來(lái)區(qū)隔不同的傳輸數(shù)據(jù)流。這類平臺(tái)也能運(yùn)用多個(gè)PCI Express鏈接，建構(gòu)出一個(gè)模塊化的I/O系統(tǒng)。

分層式設(shè)計(jì)

PCI Express架構(gòu)采取分層式設(shè)計(jì)。新架構(gòu)維持與PCI兼容的尋址模式（加載-存儲(chǔ)架構(gòu)加上一組平面式的尋址空間），確保目前所有應(yīng)用程序與驅(qū)動(dòng)程序不須變更即可在新平臺(tái)上執(zhí)行。PCI Express配置運(yùn)用許多PCI即插即用規(guī)格中的標(biāo)準(zhǔn)機(jī)制。軟件層負(fù)責(zé)產(chǎn)生讀取與寫入要求，這些要求的傳輸則由交易層透過(guò)基于分組的分離傳輸（split-transaction）傳遞至I/O器件。鏈路層在這些數(shù)據(jù)包中加入序列號(hào)與循環(huán)冗余碼檢測(cè)（CRC），建構(gòu)出一套極為可靠的數(shù)據(jù)傳輸機(jī)制?；疚锢韺觿t由內(nèi)建一個(gè)信號(hào)傳送對(duì)與接收對(duì)的dual-simplex信道所組成。初期的速度為每方向每秒2.5千兆次傳輸，提供一個(gè)200MBps的通訊信道，帶寬接近典型PCI接口的兩倍。

物理層

基礎(chǔ)PCI Express鏈接包含兩組低電壓之驅(qū)動(dòng)信號(hào)對(duì)：傳送信號(hào)對(duì)與接收信號(hào)對(duì)。內(nèi)建之?dāng)?shù)據(jù)時(shí)脈運(yùn)用8b/10b編碼機(jī)制達(dá)到極高的數(shù)據(jù)傳輸率。初期的時(shí)脈頻率為每方向每秒2.5千兆次傳輸，隨著硅組件技術(shù)的演進(jìn)，未來(lái)將可提高至每方向每秒10千兆次傳輸（信號(hào)在銅導(dǎo)線中的最高理論值）。物理層負(fù)責(zé)在兩組PCI Express裝置的鏈接層之間傳送封包。

PCI Express鏈接層可透過(guò)增加信號(hào)對(duì)，建構(gòu)多組管線，以達(dá)到帶寬線性擴(kuò)充的目標(biāo)。物理層能搭配x1、x2、x4、x8、x12、x16以及x32管線的寬度，并以位數(shù)據(jù)來(lái)切分，如圖5所示。每個(gè)位以8b/10b編碼機(jī)制在各管線之間傳送。對(duì)于其它功能層而言，數(shù)據(jù)的譯碼與重新編碼都是透明化的模式。

在啟始階段，每個(gè)PCI Express鏈接設(shè)定都會(huì)由每個(gè)鏈接端點(diǎn)的兩個(gè)代理元件相互協(xié)商管線的寬度與頻率。此過(guò)程中固件或操作系統(tǒng)軟件都沒(méi)有參與。

PCI Express架構(gòu)透過(guò)速度升級(jí)以及各種先進(jìn)的編碼技術(shù)，達(dá)到未來(lái)性能提升的目標(biāo)。未來(lái)的速度、編碼技術(shù)或媒介都僅能影響物理層。

鏈路層

鏈路層主要的角色是確保PCI Express鏈接穩(wěn)定地傳送數(shù)據(jù)包。鏈路層負(fù)責(zé)維持?jǐn)?shù)據(jù)的完整性，并在交易層數(shù)據(jù)包中加入序列號(hào)與CRC。

大多數(shù)數(shù)據(jù)包都在交易層中構(gòu)建。授權(quán)型（credit-based）流程控制協(xié)議確保數(shù)據(jù)包僅會(huì)在另一端有空出的緩沖區(qū)能儲(chǔ)存接收數(shù)據(jù)包時(shí)才會(huì)送出。這種模式能預(yù)防數(shù)據(jù)包重傳的狀況，避免因資源限制而浪費(fèi)總線帶寬。當(dāng)數(shù)據(jù)包損毀時(shí)，鏈路層會(huì)自動(dòng)重新傳送封包。

交易層

交易層可讀寫來(lái)自軟件層的請(qǐng)求，然后創(chuàng)建所請(qǐng)求的數(shù)據(jù)包傳送至鏈接層。所有要求都采用個(gè)別傳輸?shù)哪Ｊ?，有時(shí)會(huì)需要響應(yīng)封包。交易層也會(huì)收到發(fā)自鏈路層的響應(yīng)數(shù)據(jù)包，并與原始的軟件請(qǐng)求進(jìn)行比對(duì)。每個(gè)數(shù)據(jù)包有一個(gè)獨(dú)一無(wú)二的識(shí)別符，讓響應(yīng)數(shù)據(jù)包能被轉(zhuǎn)送至正確的發(fā)送端。數(shù)據(jù)包格式支持32位內(nèi)存尋址以及延伸型6？位內(nèi)存尋址模式。封包亦具有“no-snoop”、“relaxed-ordering”以及“priority”等屬性，系統(tǒng)能根據(jù)這些屬性在I/O子系統(tǒng)中為數(shù)據(jù)包找出最佳的傳輸線路。

交易層支持四種尋址空間：其中包括三種PCI尋址空間（內(nèi)存、I/O以及配置），并增加一種消息空間。PCI 2.2推出一種稱為消息信號(hào)中斷（MSI）的系統(tǒng)中斷傳遞方法。系統(tǒng)運(yùn)用一套特殊格式的內(nèi)存寫入處理模式，而不是利用硬線邊帶信號(hào)。這是PCI 2.2系統(tǒng)的一項(xiàng)可選型功能。PCI Express規(guī)格重復(fù)運(yùn)用MSI的概念作為中斷處理的主要方法，并運(yùn)用Message Space支持所有邊帶信號(hào)，例如像中斷、電源管理要求以及重新激活等，其模式與帶內(nèi)Messages相同。PCI 2.2規(guī)格中的其它“special cycles”，像Interrupt Acknowledge，亦視為帶內(nèi)Messages。可以將PCI Express Messages看作是“虛擬線路”，因?yàn)樗男Ч褪窍鞣N的目前用于平臺(tái)實(shí)現(xiàn)中的邊帶信號(hào)。

軟件層

軟件兼容性是第三代局域I/O總線最重要的特性。軟件兼容有兩個(gè)層面：初始化/列舉以及運(yùn)行階段（run-time）。PCI具有一套魯棒性強(qiáng)的初始化模塊，讓操作系統(tǒng)能搜尋所有外插硬件設(shè)備，并分配適量的系統(tǒng)資源例如內(nèi)存、I/O空間以及中斷等給這些設(shè)備，建立一個(gè)最佳化的系統(tǒng)環(huán)境。PCI配置空間以及I/O器件的可編程性是關(guān)鍵性的觀念，仍被PCI Express架構(gòu)所延用。事實(shí)上，所有操作系統(tǒng)不須任何修改就可直接導(dǎo)入PCI Express-based平臺(tái)。

PCI支持的運(yùn)行階段軟件模塊是一套加載-儲(chǔ)存式的共享內(nèi)存模塊，PCI Express架構(gòu)仍繼續(xù)延用這種技術(shù)，讓所有現(xiàn)有軟件不須修改就能繼續(xù)在PCI Express平臺(tái)上執(zhí)行，且新軟件可使用各種PCI Express的新功能。

責(zé)任編輯：gt