采用開(kāi)關(guān)電流技術(shù)和CMOS數(shù)字工藝實(shí)現(xiàn)甲乙類SI存儲(chǔ)單元的設(shè)計(jì)

開(kāi)關(guān)電流技術(shù)是一種模擬取樣信號(hào)處理新技術(shù)，主要應(yīng)用于開(kāi)關(guān)電流濾波器和模數(shù)轉(zhuǎn)換器設(shè)計(jì)。由于開(kāi)關(guān)電流電路無(wú)需使用雙層多晶硅電容，因此電路可以采用標(biāo)準(zhǔn)的CMOS數(shù)字工藝實(shí)現(xiàn)，從而降低了制造成本；采用開(kāi)關(guān)電流技術(shù)可以縮小芯片尺寸，滿足現(xiàn)代SoC系統(tǒng)低電壓、低功耗需求。開(kāi)關(guān)電流電路的建立時(shí)間由環(huán)路帶寬f∞決定：

式中的μ為溝道電荷遷移率，Vgs為MOS管的柵一源電壓，VT為開(kāi)啟電壓，L為溝道長(zhǎng)度。根據(jù)式（1）確定的關(guān)系，表明開(kāi)關(guān)電流電路完全可以在數(shù)百兆赫茲的高頻下正常工作，因此可以用于高速電路的設(shè)計(jì)。

1、甲乙類SI存儲(chǔ)單元

在便攜式電子系統(tǒng)中，功耗是一個(gè)關(guān)鍵性問(wèn)題。甲類存儲(chǔ)單元的輸入信號(hào)擺幅受偏置電流制約，即輸入信號(hào)幅度不能超過(guò)偏置電流幅度。如果要增大信號(hào)擺幅，就必須相應(yīng)增大偏置電流，這無(wú)疑會(huì)使電路的靜態(tài)功耗增大，因此甲類電路無(wú)法滿足現(xiàn)代電子系統(tǒng)的低電壓、低功耗設(shè)計(jì)需求，而甲乙類結(jié)構(gòu)的電路僅需要極小的偏置電流就能實(shí)現(xiàn)較大的信號(hào)擺幅，即輸入信號(hào)的幅度可以超過(guò)偏置電流幅度，所以很適合于低功耗電路應(yīng)用。甲乙類存儲(chǔ)單元由甲乙類電流傳輸器衍變而來(lái)，甲乙類電流傳輸器［3］如圖1所示。當(dāng)用存儲(chǔ)管取代甲乙類電流傳輸器中的電流鏡并增加相應(yīng)的控制開(kāi)關(guān)后，就構(gòu)成如圖2所示甲乙類存儲(chǔ)單元。圖2中對(duì)應(yīng)于電流傳輸器的Y端子接地，以確保X端子“虛地”。

基本甲乙類存儲(chǔ)單元的工作過(guò)程如下所述：電路采用兩相控制時(shí)鐘，在φ1相期間，對(duì)輸入電流取樣，此時(shí)M5和M6為二極管接法，柵一源電容Cgs5，Cgs6處于充電狀態(tài)。電路中電流關(guān)系如下：

式中的υi為電流輸入端對(duì)地電壓。需要注意的是，當(dāng)︱iin︱》4Ib時(shí)，輸入電流只存儲(chǔ)于M5或M6中。在φ2相期間，M5和M6為輸出管，其柵極處于斷開(kāi)狀態(tài)，將仍相期間柵一源電容Cgs5，Cgs6所存儲(chǔ)的電流輸出到負(fù)載，輸出電流為：

此時(shí)M2和M4的漏極經(jīng)CMOS開(kāi)關(guān)與電源相連，輸入電流繼續(xù)流入晶體管M2和M4，這樣可以縮短采樣相φ1的恢復(fù)時(shí)間。通過(guò)以上分析可知，開(kāi)關(guān)電流甲乙類存儲(chǔ)單元的輸入電流的幅值不受限于偏置電流Ib，在相同的偏置條件下輸入動(dòng)態(tài)范圍比甲類存儲(chǔ)單元大得多。由于甲乙類存儲(chǔ)單元的存儲(chǔ)管由互補(bǔ)的NMOS和PMOS管構(gòu)成，因此可以減小由MOS開(kāi)關(guān)注入電荷引起的存儲(chǔ)電流誤差。甲乙類電路的另一個(gè)優(yōu)點(diǎn)是：當(dāng)多個(gè)電路單元級(jí)聯(lián)時(shí)，可以共用同一個(gè)偏置電路，既節(jié)省了硬件開(kāi)支，也降低了電路的功耗。

2、甲乙類S2I存儲(chǔ)單元

甲乙類S2I存儲(chǔ)單元的工作原理與簡(jiǎn)單的S2I存儲(chǔ)單元的工作原理相似，電路結(jié)構(gòu)和時(shí)序如圖3所示。圖3中的M5和M6為粗存儲(chǔ)管，M7和M8為細(xì)存儲(chǔ)管，在φ1a相期間M5和M6對(duì)輸入電流采樣、存儲(chǔ)；在φ1b相期間，存儲(chǔ)管M7和M8對(duì)存儲(chǔ)管M5和M6中存儲(chǔ)的誤差電流采樣，然后在φ2相期間輸出電流，實(shí)現(xiàn)電路如圖4所示。其工作過(guò)程如下所述：

在φ1a （φ1ad） 相期間開(kāi)關(guān)S3～S6導(dǎo)通，其余開(kāi)關(guān)處于關(guān)斷狀態(tài)；輸人電流iin對(duì)M5和M6的柵一源電容充電，M5和M6所存儲(chǔ)的電流為i。=-iin+△（iin），其中△iin是開(kāi)關(guān)切換時(shí)產(chǎn)生的誤差電流；在φ1b（φ 1bd ）相期間，開(kāi)關(guān)S7，S8以及S11～S14導(dǎo)通，S3～S6斷開(kāi)；M5和M6的存儲(chǔ)電流與輸入電流的差值△（iin）由M2和M4的源極輸入，細(xì)存儲(chǔ)管M7和M8只對(duì)誤差電流△（iin）采樣，所存儲(chǔ)的電流為if=-△（iin）+△（△（iin））。在φ2相期問(wèn)，S9，S10，S15，S16接通，粗存儲(chǔ)管M5和M6的存儲(chǔ)電流與細(xì)存儲(chǔ)管M7和M8的存儲(chǔ)電流相減輸出：

由于△（△（iin））是由△（iin）產(chǎn)生的，而△（△（iin））《《△（iin），因此可以認(rèn)為輸出電流與輸入電流相等。從理論上講，電流誤差項(xiàng)△可以變成“階誤差；只要將細(xì)存儲(chǔ)單元增加為n級(jí)，即n步采樣。但是這會(huì)使定時(shí)變得更為復(fù)雜，并且需要占用更多的芯片面積。以上的分析表明：采用S2I技術(shù)的AB類存儲(chǔ)單元比基本甲乙類存儲(chǔ)單元具有更佳的性能。

實(shí)現(xiàn)電路采用CMOS開(kāi)關(guān)以增大輸入信號(hào)動(dòng)態(tài)范圍，控制時(shí)鐘為互補(bǔ)對(duì)稱時(shí)鐘。時(shí)序的安排說(shuō)明如下：φ1ad的脈沖寬度略大于φ1a的寬度，即M5的柵極比他的漏極提早切換，避免將開(kāi)關(guān)切換所引起的誤差電流存儲(chǔ)。φ1b和φ 1bd之間的脈沖寬度關(guān)系與前者相同。

3、仿真實(shí)驗(yàn)及其分析

采用EKV MOST模型參數(shù)對(duì)設(shè)計(jì)的電路進(jìn)行SPICE仿真。實(shí)現(xiàn)電路的MOS晶體管幾何尺寸如下：M1，M2，M6，M8的寬長(zhǎng)比W/L=17μm/5μm；M3，M4，M5，M7的寬長(zhǎng)比W/L=64 μm/5μm。開(kāi)關(guān)管的尺寸：所有的NMOS管的寬長(zhǎng)比都為W/L=1.6/μm/1.6 μm，PMOS管的寬長(zhǎng)比都為W/L=4.4 μm/1.6 μm。其他仿真參數(shù)如下：電源電壓±0.5 V，偏置電流Ib=20 nA，輸入電流iin=300 nA，信源頻率fin=20 kHz，采樣時(shí)鐘頻率fc=200 kHz?；炯滓翌惔鎯?chǔ)單元的仿真結(jié)果如圖5（a）所示，S2I存儲(chǔ)單元的仿真結(jié)果如圖5（b）所示。對(duì)比二者的波形可知，S2I存儲(chǔ)單元中的輸出電流誤差明顯小于基本甲乙類存儲(chǔ)單元的輸出電流誤差，這與前面理論分析得出的結(jié)論是一致的。

4、 應(yīng)用舉例

積分器是開(kāi)關(guān)電流電路中常用的構(gòu)建模塊，以積分器為基礎(chǔ)可以構(gòu)成各種濾波器及其他應(yīng)用電路。將提出的S2I存儲(chǔ)單元級(jí)聯(lián)并適當(dāng)引入電流反饋，就構(gòu)成一種甲乙類S2I通用積分器，如圖6所示。其傳遞函數(shù)表達(dá)式與相應(yīng)的甲類積分器相同［5］：

式中：

由于只需將輸入電流進(jìn)行適當(dāng)組合即可得到不同的傳遞函數(shù)，而無(wú)須對(duì)電路內(nèi)部結(jié)構(gòu)進(jìn)行改動(dòng)，因此使用靈活、方便。

5、結(jié) 語(yǔ)

本文提出一種工作于甚低電壓的甲乙類S2I存儲(chǔ)單元，與基本的甲乙類存儲(chǔ)單元相比他具有更好的系統(tǒng)性能，其低電壓、低功耗的特點(diǎn)使其適合于用作便攜式移動(dòng)設(shè)備的基本單元電路。

責(zé)任編輯：gt