高碼率QPSK信號(hào)的構(gòu)成及實(shí)現(xiàn)同步的方法介紹

由于具有較好的頻帶利用率和抗噪聲性能，QPSK已成為一種在測(cè)控和通信領(lǐng)域廣泛使用的數(shù)字調(diào)制方式。隨著軟件無(wú)線電的不斷發(fā)展，直接中頻數(shù)字解調(diào)已變得越來越容易，而時(shí)鐘同步和載波同步是解調(diào)的關(guān)鍵問題。因而在全數(shù)字接收機(jī)中，同步過程通常通過算法在FPGA或DSP中實(shí)現(xiàn)，其通用性、互換性和移植性較強(qiáng)。

1 QPSK全數(shù)字接收機(jī)結(jié)構(gòu)

QPSK調(diào)制信號(hào)是抑制載波的信號(hào)，無(wú)法用常規(guī)的鎖相環(huán)或窄帶濾波器直接提取參考載波，但其載波相位變化只能提取有限的幾個(gè)離散值，因而可通過非線性處理恢復(fù)載波信號(hào)，從而完成相干解調(diào)。圖1是QPSK全數(shù)字接收機(jī)的框圖，首先中頻信號(hào)經(jīng)抗混疊濾波后進(jìn)入A/D變換器采樣。在滿足奈奎斯特采樣定理的條件下，應(yīng)盡可能提高采樣率，以獲得較高的采樣信噪比，同時(shí)，模擬抗混疊濾波器也更易于實(shí)現(xiàn)。數(shù)字下變頻將中頻信號(hào)搬移至零頻，得到基帶的I(In-phase)，Q(Quadrature)信號(hào)。由于采樣率相對(duì)于信號(hào)帶寬較大，因此需要進(jìn)行抽取，降低數(shù)據(jù)率到一個(gè)合適的程度，以便于后續(xù)的信號(hào)處理。假設(shè)下變頻及抽取后的復(fù)基帶信號(hào)為：

其中，an是傳輸?shù)臄?shù)據(jù)，g(t)是系統(tǒng)脈沖響應(yīng)，除去碼元信息an后還存在3個(gè)未知參數(shù)：時(shí)鐘誤差ε，載波相位誤差θ0和載波頻偏△f。這3個(gè)參數(shù)的分布是隨機(jī)的，只有恢復(fù)了這3個(gè)參數(shù)，an才能被正確地估計(jì)出來。

具體實(shí)現(xiàn)上要求解調(diào)的本振頻率振蕩在固定頻率上而頻差、相差和定時(shí)誤差的消除通過同步算法在數(shù)字信號(hào)處理器中完成。

2 同步算法

2.1 定時(shí)同步

在載波同步和定時(shí)同步中，本文首先進(jìn)行定時(shí)同步從而得到近最佳采樣點(diǎn)，以減少隨后進(jìn)行的載波同步過程的計(jì)算量。也因?yàn)槿绱?，使得定時(shí)同步時(shí)受到相位變化的影響，所以應(yīng)選用對(duì)載波相位不敏感的定時(shí)同步算法，其結(jié)構(gòu)如圖2所示。

如圖2所示，下變頻后的數(shù)據(jù)經(jīng)過濾波和抽取，I/Q兩路信號(hào)速率已降到2倍碼元速率，即1個(gè)碼元2個(gè)采樣點(diǎn)。而定時(shí)誤差檢測(cè)算法如下：

圖3中，設(shè)星號(hào)位置為最佳采樣點(diǎn)，1個(gè)碼元2個(gè)點(diǎn)。其中奇數(shù)位置是峰值，偶數(shù)位置是中間點(diǎn)，即過零點(diǎn)。而圖中的矩形點(diǎn)位置為實(shí)際的采樣點(diǎn)，可知實(shí)際采樣時(shí)鐘滯后。式(2)用幅度上的誤差來表示定時(shí)上的誤差，根據(jù)式(2)即可提取得到誤差信號(hào)。

得到的誤差信號(hào)經(jīng)過環(huán)路濾波即可反饋對(duì)I/Q兩路進(jìn)行修正。本文采取通過3點(diǎn)的二次插值運(yùn)算，即拋物線插值得到近最佳采樣點(diǎn)，此時(shí)I，Q兩路1個(gè)碼元只有1個(gè)采樣點(diǎn)，從而有效地減少了后一階段載波同步的計(jì)算量。

2．2 載波同步

硬判決型COSTAS環(huán)是算術(shù)運(yùn)算和邏輯運(yùn)算的方法，對(duì)正交解調(diào)輸出的兩路基帶信號(hào)進(jìn)行非線性處理，產(chǎn)生相位誤差控制信號(hào)，通過環(huán)路濾波，控制載波恢復(fù)鎖相環(huán)路。硬判決型COSTAs環(huán)具有入鎖信噪比低，誤碼率性能好的優(yōu)點(diǎn)，適合信噪比低的PSK信號(hào)的解調(diào)。

設(shè)經(jīng)過定時(shí)同步后的I，Q兩路信號(hào)分別為：

式中，△φ表示本地載波和接收信號(hào)的相位差，包括式(1)中的θ0以及由載波頻偏△f產(chǎn)生的相位差。然后經(jīng)過鑒相器得到相位誤差，如式(5)所示：

鑒相曲線如圖4所示，其中橫坐標(biāo)為弧度。

鑒相得到的相位誤差接著進(jìn)行環(huán)路濾波，在定時(shí)同步時(shí)選用的是一階的濾波器，而載波同步時(shí)采用了二階環(huán)路。將得到的誤差估計(jì)值與經(jīng)過定時(shí)同步的信號(hào)進(jìn)行復(fù)數(shù)乘法以消除相位差的影響。但是這樣估計(jì)得到的結(jié)果存在四維相位模糊度，需通過差分編譯碼消除。

以上算法在Matlab中用M函數(shù)進(jìn)行仿真，用程序得以驗(yàn)證。

3 計(jì)算機(jī)仿真

在Matlab中，系統(tǒng)首先生成PN 9的偽隨機(jī)碼作為基帶信號(hào)。進(jìn)行格雷碼的預(yù)差分編碼，上下變頻后得到正交和同相兩路基帶信號(hào)：

其中頻偏和初始相差在仿真中給定，通過算法來估計(jì)。

信道中的噪聲通過與隨機(jī)序列相加引入，用隨機(jī)序列代表高斯帶限白噪聲，該序列與一系數(shù)相乘，通過調(diào)整系數(shù)改變?cè)肼暤拇笮?，?shí)現(xiàn)不同的信噪比。

采樣時(shí)，每個(gè)碼元取6個(gè)樣點(diǎn)，經(jīng)過3倍抽取后每個(gè)碼元為2個(gè)采樣點(diǎn)，然后由上述算法內(nèi)插出近最佳采樣序列。再用復(fù)數(shù)乘法消除掉估計(jì)出的相位誤差后進(jìn)行判決和差分解碼，最后得到碼元信息。

圖5分別為式(6)中的I(i)和針對(duì)他恢復(fù)出的數(shù)據(jù)，整個(gè)序列只是在時(shí)間上有一定的延時(shí)，上述算法較好地實(shí)現(xiàn)了數(shù)據(jù)的恢復(fù)。

4 硬件實(shí)現(xiàn)

4.1 VHDL設(shè)計(jì)和仿真驗(yàn)證

完成算法系統(tǒng)的全精度仿真后，使用ISE PrOjectNavigator對(duì)上述QPSK的全數(shù)字解調(diào)算法進(jìn)行VHDL編程，綜合(使用ISE自帶的XST綜合工具)，實(shí)現(xiàn)(包括轉(zhuǎn)換、映射、布局布線和時(shí)間參數(shù)提取)，以及功能仿真和時(shí)序仿真。

為方便觀察輸出結(jié)果正確與否，將基帶I，Q數(shù)據(jù)設(shè)計(jì)為重復(fù)周期為15的相同數(shù)據(jù)，時(shí)間上相差一個(gè)時(shí)鐘周期。用Matlab計(jì)算出I，Q調(diào)制后的QPSK信號(hào)，保存為二進(jìn)制文件，作為功能和時(shí)序仿真的輸入文件。圖6是布局布線后的時(shí)序仿真結(jié)果，最上一行為60 MHz采樣時(shí)鐘，下面兩行是解調(diào)后的I，Q數(shù)據(jù)，數(shù)據(jù)率為10 MHz。

從圖6中可以看出，經(jīng)過同步后，解調(diào)后的I，Q數(shù)據(jù)是正確的，從而證明VHDL設(shè)計(jì)是成功的。

4.2 FPGA硬件電路驗(yàn)證

硬件方案的具體實(shí)現(xiàn)中，高速信號(hào)處理板包括A/D采樣芯片AD6645(最高采樣率為65 MHz，14 b)，時(shí)鐘分配器CY2305，Virtex-II Pro FPGA XC2VP70和配置用的PROM(XCf32P)。微波源4438C產(chǎn)生中頻105 MHz、比特率20 Mb/s的QPSK信號(hào)，I，Q數(shù)據(jù)格式同上。任意波形發(fā)生器輸出60 MHz的正弦波信號(hào)作為A/D的采樣時(shí)鐘。用54622D示波器觀察高速信號(hào)處理板輸出的解調(diào)后的I，Q信號(hào)。

使用PrOject Navrigator生成下載用的.mcs.和.bit文件，將他們下載到FPGA和PROM中進(jìn)行實(shí)際測(cè)試。圖7是實(shí)際觀察到的I，Q數(shù)據(jù)，從中可以看出，對(duì)寬帶QPSK信號(hào)的解調(diào)是正確的。

圖8是系統(tǒng)的誤碼率性能測(cè)試，當(dāng)信噪比大于8 dB時(shí)，實(shí)測(cè)值與理論值之間有大約2 dB的差，這主要由于系統(tǒng)前端濾波器不匹配，進(jìn)入系統(tǒng)的噪聲帶寬比信號(hào)帶寬大得多，影響了系統(tǒng)性能。對(duì)濾波器的改進(jìn)將有利于系統(tǒng)性能的改善。

5 結(jié) 語(yǔ)

本文首先介紹了QPSK信號(hào)的構(gòu)成，指出同步技術(shù)是QPSK信號(hào)解調(diào)的主要任務(wù)。在此基礎(chǔ)上，與現(xiàn)有成熟算法相結(jié)合，針對(duì)高碼率QPSK信號(hào)提出一種計(jì)算量小，易于實(shí)現(xiàn)的同步方法，他采用數(shù)字轉(zhuǎn)換跟蹤環(huán)和COSTAS環(huán)實(shí)現(xiàn)同步。計(jì)算機(jī)仿真及實(shí)測(cè)結(jié)果表明，該方法是可行的，適合FPGA實(shí)現(xiàn)。