從臺(tái)積電的7nm工藝資料中推測(cè)麒麟980將有哪些技術(shù)提升？

本月，全球第一款采用7nm工藝的手機(jī)處理器麒麟980將揭開面紗，這一次，和16nm麒麟960，10nm工藝麒麟970一樣，華為手機(jī)處理器再度在去全球領(lǐng)先。和麒麟970相比，麒麟980會(huì)有哪些提升？雖然華為沒有公布數(shù)據(jù)，但我們可以從目前臺(tái)積電公布的7nm工藝資料中做一些推測(cè)。

2018年，半導(dǎo)體工藝正式跨入7nm時(shí)代，臺(tái)積電、格羅方德、三星等都宣稱要量產(chǎn)7nm工藝芯片，不過臺(tái)積電可能最早量產(chǎn)7nm 工藝芯片，據(jù)稱其已經(jīng)獲得了50多家客戶訂單，包括華為海思、NV、賽靈思、AMD等這些大客戶，芯片應(yīng)用涵蓋智能手機(jī)、游戲主機(jī)、處理器、AI應(yīng)用、挖礦機(jī)等等。

相比10nm工藝，7nm有哪些提升，讓臺(tái)積電才在2017年量產(chǎn)10nm之后就迫不及待的在2018年升級(jí)？7nm帶給我們哪些驚喜？給我們帶來哪些驚喜？這里結(jié)合一些公布的論文和技術(shù)參數(shù)管窺一下。

1、7nm是半導(dǎo)體工藝史上一個(gè)極其重要的工藝節(jié)點(diǎn)

在ISSCC 2017大會(huì)上，臺(tái)積電的存儲(chǔ)器組詳細(xì)介紹了他們采用TSQ7nm HK-MG FinFET工藝制造的256 Mib SRAM芯片（如下圖所示），該芯片具有42.64mm2的芯片。 整個(gè)裸片大小是16nm工藝版/1/3左右（0.34X）， 與10nm工藝相比，臺(tái)積電的7nm工藝密度提升為1.6倍。臺(tái)積電聲稱其7nm工藝將性能提高20％，功耗降低40％

據(jù)悉，臺(tái)積電的7nm節(jié)點(diǎn)將有兩個(gè)版本，一種針對(duì)移動(dòng)應(yīng)用進(jìn)行了優(yōu)化，另一種針對(duì)高性能應(yīng)用進(jìn)行了優(yōu)化。 臺(tái)積電還計(jì)劃下半年引入第二個(gè)改進(jìn)工藝，稱為7nm +，會(huì)采用EUVL技術(shù)處理一些層。 這會(huì)提高產(chǎn)量并縮短晶圓周期時(shí)間。 與第一代7nm工藝相比，7nm +工藝將功耗和面積優(yōu)化的更好。

根據(jù)臺(tái)積電（TSMC）CEO魏哲家的說法，到2018年底將有超過50個(gè)產(chǎn)品完成7nm設(shè)計(jì)定案（Tape out）。其中，AI芯片、GPU和礦機(jī)芯片占了大部分的產(chǎn)能，其次是5G和應(yīng)用處理器（AP）。

這是7nm工藝和10nm、16nm工藝性能提升對(duì)比

從圖上看出，跟10nm、16nm工藝相比，7nm工藝在功耗、性能和面積上有很大提升，與16nm相比提升非常顯著，超過其他幾個(gè)工藝節(jié)點(diǎn)的升級(jí)幅度！例如如果從16nm升級(jí)到7nm，芯片面積可以縮小到原來的1/3！而且從10nm升級(jí)到7nm功耗和面積也優(yōu)化幅度很大，此外，7nm工藝將適用于各類處理器（10nm僅用于移動(dòng)處理器），所以7nm工藝是一個(gè)半導(dǎo)體制造上的一個(gè)重要節(jié)點(diǎn)，圍繞這個(gè)節(jié)點(diǎn)，EDA公司和IP開發(fā)了大量產(chǎn)品，所以7nm工藝將和28nm工藝節(jié)點(diǎn)一樣，會(huì)維持較長的時(shí)間，會(huì)有很長的生命周期。

所以，據(jù)此我們可以推測(cè)麒麟980的晶體管數(shù)量會(huì)有很大提升，而且憑借華為海思的設(shè)計(jì)功力，其在功耗上會(huì)做很好的優(yōu)化。未來依托7nm工藝，麒麟可能會(huì)有中低端處理器系列比如7系列，或者6系列，形成高中低完全覆蓋的布局。

2、7nm工藝激發(fā)了封裝技術(shù)升級(jí)

我們都知道，XXnm其實(shí)指的是集成電路上形成的互補(bǔ)氧化物金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管柵極的寬度，也被稱為柵長。隨著工藝技術(shù)升級(jí)，整個(gè)集成電路的面積縮小，集成電路的節(jié)距也隨之縮小、所以必須采用更先進(jìn)的封裝技術(shù)。

據(jù)悉，臺(tái)積電會(huì)采用CoWoS（基板上芯片上芯片）和集成扇出（InFO）晶圓級(jí)封裝等技術(shù)應(yīng)用在7nm工藝芯片上。此外，臺(tái)積電開發(fā)了其系統(tǒng)級(jí)封裝技術(shù)，以進(jìn)入先進(jìn)的SiP（系統(tǒng)級(jí)封裝）領(lǐng)域。SiP被認(rèn)為是5G高速連接時(shí)代的重要封裝技術(shù)。具有5G功能的智能手機(jī)會(huì)大量采用SiP封裝技術(shù)。

據(jù)此判斷，麒麟980應(yīng)該也采用了更先進(jìn)封裝技術(shù)，據(jù)傳封測(cè)公司還未麒麟芯片量身打造了專用的測(cè)試設(shè)備。

3、一級(jí)高速緩存性能大提升，麒麟980主頻大突破？

我們都知道，緩存定義為CPU與內(nèi)存之間的臨時(shí)數(shù)據(jù)交換器，它的出現(xiàn)是為了解決CPU運(yùn)行處理速度與內(nèi)存讀寫速度不匹配的矛盾——緩存的速度比內(nèi)存的速度快多了。

目前一般高級(jí)CPU都采用了三級(jí)緩存形式（包括L1一級(jí)緩存、L2二級(jí)緩存、L3三級(jí)緩存）都是集成在CPU內(nèi)的緩存，它們的作用都是作為CPU與主內(nèi)存之間的高速數(shù)據(jù)緩沖區(qū)，L1最靠近CPU核心；L2其次；L3再次。運(yùn)行速度方面：L1最快、L2次快、L3最慢；容量大小方面：L1最小、L2較大、L3最大。CPU會(huì)先在最快的L1中尋找需要的數(shù)據(jù)，找不到再去找次快的L2，還找不到再去找L3，L3都沒有那就只能去內(nèi)存找了。如下圖所示，其中一級(jí)高速緩存非常重要，它將與CPU 的主頻進(jìn)行匹配，如果一級(jí)高速緩存能實(shí)現(xiàn)高速度則意味著可以進(jìn)一步提升CPU主頻。

高速緩存也叫SRAM，一般采用6晶體管形式（6T）組成一個(gè)存儲(chǔ)bit 單元，在臺(tái)積電公布的數(shù)據(jù)上，SRAM的bit存儲(chǔ)信息存儲(chǔ)在四個(gè)場(chǎng)效應(yīng)管交叉耦合組成的反相器中（其原理這里不贅述），如下圖所示：

在臺(tái)積電公布的測(cè)試數(shù)據(jù)中，一級(jí)高速緩存有驚喜的表現(xiàn)！這是顯微鏡拍攝的采用7nm High-K Metal-Gate FinFET 工藝技術(shù)的SRAM

這是測(cè)試的速度！在1.12V左右速率竟然可以高達(dá)5.36GHz!太驚喜了！這意味著采用7nm工藝的CPU主頻有望實(shí)現(xiàn)更高突破！它帶來的性能提升是超乎想象的。此外，CLK-to-WL、Double-WL 和 wl_clk RC延遲都大大減少了，這也可以進(jìn)一步提升CPU性能。

這個(gè)提升是最激動(dòng)的人心的，這意味著麒麟980主頻可以有很大提升空間，如果能提升超過3GHz那將是劃時(shí)代的！值得期待！

以上只是管窺了7nm工藝帶來的幾個(gè)性能突破點(diǎn)，實(shí)際上，7nm工藝還有更多驚喜，不過，據(jù)報(bào)道，目前開發(fā)10nm芯片的成本超過1.7億美元，而7nm則達(dá)到了3億美元，5nm更是高達(dá)5億美元，3nm直接將超過15億美元。隨著工藝成本日益提升，只有少數(shù)幾個(gè)IC巨頭如華為、NV、AMD等敢于投入跟進(jìn)這場(chǎng)工藝豪賭。

而且，芯片戰(zhàn)略是需要長期投入的，手機(jī)廠家也不例外。據(jù)悉華為海思2015年開始就投入7nm工藝的研究，當(dāng)時(shí)就跟TSMC一起做標(biāo)準(zhǔn)庫的研究與開發(fā)，大概進(jìn)行了幾十個(gè)月的研究期，包括芯片可靠性研究等。為啥華為和TSMC會(huì)有如此緊密的合作，為啥華為在16nm,10nm,7nm一路領(lǐng)先？下一篇，我就寫寫華為和臺(tái)積電如何好基友，如何敢嘗工藝“頭啖湯”。