0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

利用Silicon Labs的可編程時(shí)鐘簡(jiǎn)化FPGA的設(shè)計(jì)

cMdW_icsmart ? 來(lái)源:未知 ? 作者:工程師郭婷 ? 2018-08-24 16:37 ? 次閱讀

我們的一位定時(shí)產(chǎn)品的客戶看到了將FPGA設(shè)計(jì)商業(yè)化并推向市場(chǎng)的真正機(jī)會(huì)。Jim Bittman,BittWare首席硬件工程師,于1989年創(chuàng)立了BittWare。該公司最近被Molex公司收購(gòu),總部位于新罕布什爾州康科德。早在20世紀(jì)90年代,BittWare就專注于DSP板-但在21世紀(jì)初,該公司利用新一代功能強(qiáng)大的FPGA實(shí)現(xiàn)了新的增長(zhǎng)機(jī)會(huì)。

然而,從設(shè)計(jì)和制造基于DSP的電路板到具有大型FPGA的電路板的轉(zhuǎn)換并不簡(jiǎn)單,因?yàn)檫@些設(shè)備的性質(zhì)給像BittWare等早期采用者帶來(lái)了重大的工程挑戰(zhàn)。

FPGA功能強(qiáng)大也伴隨系統(tǒng)集成挑戰(zhàn)

FPGA結(jié)合了可編程邏輯,嵌入式高速收發(fā)器,協(xié)議IP控制器,數(shù)字信號(hào)處理,存儲(chǔ)器控制器以及大量的計(jì)算能力。FPGA是現(xiàn)代電子設(shè)計(jì)的大腦。但要解鎖和利用業(yè)界最新FPGA的強(qiáng)大功能,系統(tǒng)設(shè)計(jì)人員將面臨強(qiáng)大的系統(tǒng)集成挑戰(zhàn)。設(shè)計(jì)需要網(wǎng)絡(luò)連接和高速串行接口以在芯片和電路板之間共享數(shù)據(jù),存儲(chǔ)器,電源,定時(shí)和其他資源。設(shè)計(jì)人員需要開(kāi)發(fā)能夠快速有效地推向市場(chǎng)的解決方案。此外,還需要開(kāi)發(fā)針對(duì)不同市場(chǎng)和客戶量身定制的定制解決方案。

這就是BittWare的用武之地。BittWare開(kāi)發(fā)英特爾和Xilinx板級(jí)解決方案,將FPGA與10/40 / 100GbE高速網(wǎng)絡(luò)接口,PCIe Gen 1,Gen 2或Gen 3連接,DDR4內(nèi)存,Silicon Labs低抖動(dòng)可編程時(shí)鐘和用于高級(jí)系統(tǒng)監(jiān)控的電路板管理控制器相結(jié)合。這些板基于行業(yè)標(biāo)準(zhǔn)的商用現(xiàn)貨(COTS)外形,以確保與機(jī)箱和單板計(jì)算機(jī)供應(yīng)商的兼容性和互操作性。好處是BittWare的客戶獲得了一個(gè)交鑰匙解決方案,可顯著降低技術(shù)風(fēng)險(xiǎn)并加快盈利時(shí)間。

另一個(gè)挑戰(zhàn)是不同的應(yīng)用通常需要不同的頻率時(shí)鐘來(lái)支持不同的網(wǎng)絡(luò)協(xié)議和控制功能。BittWare和Silicon Labs緊密合作,通過(guò)建立對(duì)BittWare軟件的支持來(lái)應(yīng)對(duì)這一挑戰(zhàn),以便他們的客戶可以直接為自己的應(yīng)用程序定制Silicon Labs的可編程時(shí)鐘。一個(gè)通用的硬件平臺(tái)可以很容易地適應(yīng),以支持廣泛的不同的應(yīng)用程序。硬件(包括時(shí)鐘)可遠(yuǎn)程現(xiàn)場(chǎng)升級(jí),因此可通過(guò)軟件升級(jí)快速啟用新應(yīng)用程序。

市場(chǎng)正受益于這些系統(tǒng)級(jí)交鑰匙解決方案,包括廣播視頻,金融,儀器儀表,政府和軍事/航空航天。特別是,數(shù)據(jù)中心的網(wǎng)絡(luò)安全,高頻交易和高性能計(jì)算等應(yīng)用需要快速重新編程,以支持創(chuàng)新的新功能和服務(wù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    554

    文章

    8058

    瀏覽量

    349575
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21777

    瀏覽量

    604686
  • 可編程
    +關(guān)注

    關(guān)注

    2

    文章

    872

    瀏覽量

    39865

原文標(biāo)題:英特爾芯片再曝新漏洞:黑客可獲任意內(nèi)存信息,酷睿和至強(qiáng)處理器全部中招!

文章出處:【微信號(hào):icsmart,微信公眾號(hào):芯智訊】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    利用可編程振蕩器增強(qiáng)FPGA應(yīng)用

    可編程時(shí)鐘振蕩器用作FPGA系統(tǒng)的時(shí)序參考,可提供一系列優(yōu)勢(shì)。其中首要優(yōu)勢(shì)是為了實(shí)現(xiàn)時(shí)鐘樹(shù)優(yōu)化而進(jìn)行高分辨率頻率選擇時(shí)所帶來(lái)的設(shè)計(jì)靈活性,另一個(gè)巨大優(yōu)勢(shì)是具有可以減少電磁干擾(EMI)
    發(fā)表于 03-31 11:56 ?1450次閱讀

    Silicon Labs新一代可編程ProSLIC芯片滿足VoIP市場(chǎng)需求

    ,其具有最低的功耗、最小的尺寸、最高的集成度和可編程特性。Silicon Labs的單/雙通道Si32x8x ProSLIC?系列產(chǎn)品為各種VoIP用戶端設(shè)備(CPE)應(yīng)用提供了最佳的SLIC解決方案
    發(fā)表于 10-21 09:47 ?2116次閱讀

    Silicon Labs高集成度、低功耗10/25/100G時(shí)鐘設(shè)計(jì)

    Silicon Labs高集成度、低功耗時(shí)鐘芯片簡(jiǎn)化嚴(yán)苛的10/25/100G時(shí)鐘設(shè)計(jì)Si5332新產(chǎn)品提供
    的頭像 發(fā)表于 10-11 10:17 ?5842次閱讀

    利用可編程器件CPLD/FPGA實(shí)現(xiàn)VGA圖像控制器的設(shè)計(jì)方案

    利用可編程器件CPLD/FPGA實(shí)現(xiàn)VGA彩色顯示控制器在工業(yè)現(xiàn)場(chǎng)中有許多實(shí)際應(yīng)用。以硬件描述語(yǔ)言VHDL對(duì)可編程器件進(jìn)行功能模塊設(shè)計(jì)、仿真綜合,可實(shí)現(xiàn)VGA顯示控制器顯示各種圖形、圖
    發(fā)表于 08-30 12:03 ?1114次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>可編程</b>器件CPLD/<b class='flag-5'>FPGA</b>實(shí)現(xiàn)VGA圖像控制器的設(shè)計(jì)方案

    Silicon Labs推Si539x抖動(dòng)衰減器 簡(jiǎn)化高速網(wǎng)絡(luò)時(shí)鐘設(shè)計(jì)

    Silicon Labs日前擴(kuò)展了Si539x抖動(dòng)衰減器系列產(chǎn)品,其新器件型號(hào)具有完全集成的參考時(shí)鐘、增強(qiáng)了系統(tǒng)可靠性和性能,同時(shí)簡(jiǎn)化了高速網(wǎng)絡(luò)設(shè)計(jì)中的PCB布局布線。
    的頭像 發(fā)表于 06-20 16:16 ?4926次閱讀

    Silicon Labs全新時(shí)鐘解決方案簡(jiǎn)化IEEE 1588系統(tǒng)集成

    Silicon Labs時(shí)鐘產(chǎn)品總經(jīng)理James Wilson表示:“Silicon Labs致力于為業(yè)界提供簡(jiǎn)易解決方案以加速實(shí)現(xiàn)IEEE
    發(fā)表于 11-18 14:35 ?951次閱讀

    如何利用FPGA設(shè)計(jì)可編程電壓源系統(tǒng)?

    可編程電源指某些功能或參數(shù)可以通過(guò)計(jì)算機(jī)軟件編程進(jìn)行控制的電源。可編程電源的實(shí)現(xiàn)方法有很多種。其中,現(xiàn)場(chǎng)可編程門陣列(Field ProgrammableGate Array,
    發(fā)表于 08-07 08:03

    怎么利用FPGA設(shè)計(jì)可編程電壓源系統(tǒng)?

    可編程電源指某些功能或參數(shù)可以通過(guò)計(jì)算機(jī)軟件編程進(jìn)行控制的電源。可編程電源的實(shí)現(xiàn)方法有很多種。其中,現(xiàn)場(chǎng)可編程門陣列(Field ProgrammableGate Array,
    發(fā)表于 08-19 06:54

    如何設(shè)計(jì)基于FPGA可編程電壓源系統(tǒng)?

    可編程電源指某些功能或參數(shù)可以通過(guò)計(jì)算機(jī)軟件編程進(jìn)行控制的電源。可編程電源的實(shí)現(xiàn)方法有很多種。其中,現(xiàn)場(chǎng)可編程門陣列(Field ProgrammableGate Array,
    發(fā)表于 11-04 06:26

    采用FPGA可編程電壓源系統(tǒng)原理及設(shè)計(jì)

    采用FPGA可編程電壓源系統(tǒng)原理及設(shè)計(jì)計(jì) 概述:介紹一種基于FPGA可編程電壓源系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。采用FPGA為控制芯片,應(yīng)用Quar
    發(fā)表于 03-22 14:31 ?2420次閱讀
    采用<b class='flag-5'>FPGA</b>的<b class='flag-5'>可編程</b>電壓源系統(tǒng)原理及設(shè)計(jì)

    可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用

    可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用
    發(fā)表于 12-11 23:38 ?0次下載

    基于FPGA進(jìn)行可編程邏輯設(shè)計(jì)

      PLD可以是低邏輯密度器件,采用被稱為復(fù)雜可編程邏輯器件(CPLD)的非易失元件構(gòu)建;也可以是高密度器件,基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的SRAM查找表(LUT)搭建。在可配置邏輯陣列中,除了
    發(fā)表于 09-12 17:08 ?14次下載
    基于<b class='flag-5'>FPGA</b>進(jìn)行<b class='flag-5'>可編程</b>邏輯設(shè)計(jì)

    現(xiàn)場(chǎng)可編程邏輯門陣列器件 FPGA原理及應(yīng)用設(shè)計(jì)

    現(xiàn)場(chǎng)可編程邏輯門陣列器件 FPGA原理及應(yīng)用設(shè)計(jì)
    發(fā)表于 09-19 11:26 ?17次下載
    現(xiàn)場(chǎng)<b class='flag-5'>可編程</b>邏輯門陣列器件 <b class='flag-5'>FPGA</b>原理及應(yīng)用設(shè)計(jì)

    可編程邏輯器件:GAL、CPLD、FPGA

    FPGA(Field Programmable Gate Array,FPGA),場(chǎng)式可編程閘數(shù)組或現(xiàn)場(chǎng)可編程閘數(shù)組,是以閘數(shù)組(Gate Array)技術(shù)為基礎(chǔ)所發(fā)展成的一種 PLD
    的頭像 發(fā)表于 01-08 16:01 ?7303次閱讀

    可編程邏輯陣列fpga和cpld說(shuō)明

    可編程邏輯陣列fpga和cpld說(shuō)明。
    發(fā)表于 03-30 09:30 ?25次下載