0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

內(nèi)置分頻, 倍頻電路超小型PLL時鐘發(fā)生器

Torex產(chǎn)品資訊 ? 來源:未知 ? 作者:李倩 ? 2018-08-15 11:16 ? 次閱讀

內(nèi)置分頻, 倍頻電路超小型PLL時鐘發(fā)生器

XC25BS8系列是能在低頻輸入8kHz, 4095倍的范圍內(nèi)倍頻工作的PLL時鐘發(fā)生器IC

小型化, 同步抖動小, 實現(xiàn)128倍, 256倍, 512倍等高倍頻。分頻電路, 相位頻率比較器, 電荷泵, VCO內(nèi)置,不需要復(fù)雜的濾波因子的計算,只需要加上電源和輸入時鐘就可簡單實現(xiàn)時鐘變換。另外,可用于和音頻DAC的LR時鐘相位同步的噪聲修整用的主時鐘的生成等,也適用于生成各種必須和輸入信號同步的同步信號。

輸入端分頻因子(M)可從1~2047的分頻范圍內(nèi)進行選擇;輸出端分頻因子(N)可從1~4095的分頻范圍內(nèi)進行選擇。輸出頻率在1MHz~100MHz的范圍內(nèi),輸入時鐘為8kHz~36MHz的標(biāo)準(zhǔn)時鐘。在內(nèi)部可進行微調(diào),在少量外置部件的條件下動作。

從CE端子輸入低電平信號,可停止整個芯片動作,抑制消耗電流,此時的輸出狀態(tài)為高阻抗。可以選擇SOT-26W和USP-6C封裝。

此外,本產(chǎn)品的輸入端分頻因子(M), 輸出端分頻因子(N), 以及電壓泵電流(Ip)的設(shè)定值,均可按客戶要求時提供部分的客戶定制品。有需要時請?zhí)峁┰敿毜?a target="_blank">規(guī)格要求(輸入輸出頻率,工作電源電壓),并提前向本公司的各分公司詢問對應(yīng)的可能性。

典型電路框圖

特點

封裝

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 發(fā)生器
    +關(guān)注

    關(guān)注

    4

    文章

    1368

    瀏覽量

    61705
  • 時鐘發(fā)生器
    +關(guān)注

    關(guān)注

    1

    文章

    200

    瀏覽量

    67287

原文標(biāo)題:可在低頻輸入8kHz, 4095倍的范圍內(nèi)倍頻工作的小型化PLL時鐘發(fā)生器IC,了解一下!

文章出處:【微信號:gh_454737165c13,微信公眾號:Torex產(chǎn)品資訊】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    用于評估AD9576時鐘倍頻器異步時鐘發(fā)生器的評估板AD9576/PCBZ

    AD9576 / PCBZ,AD9576評估板提供多輸出時鐘發(fā)生器功能,包括兩個專用鎖相環(huán)(PLL)內(nèi)核,具有靈活的頻率轉(zhuǎn)換功能,經(jīng)過優(yōu)化,可作為整個系統(tǒng)的強大異步時鐘源,提供擴展功能通過監(jiān)控和冗余
    發(fā)表于 02-25 09:40

    AD9571ACPZPEC時鐘發(fā)生器銷售

    多路輸出時鐘發(fā)生器功能,內(nèi)置專用PLL內(nèi)核,針對以太網(wǎng)線路卡應(yīng)用進行了優(yōu)化。 產(chǎn)品名稱:時鐘發(fā)生器 AD9571ACPZPEC特征 全集成VCO/P
    發(fā)表于 07-09 10:19

    低抖動高精度時鐘發(fā)生器MAX3625B相關(guān)資料分享

    概述:MAX3625B是MAXIM公司生產(chǎn)的一款提供三路輸出的低抖動,高精度時鐘發(fā)生器。該MAX3625B是為網(wǎng)絡(luò)應(yīng)用而優(yōu)化的低抖動,高精度時鐘發(fā)生器。該器件集成一個晶體振蕩和鎖相環(huán)(PLL
    發(fā)表于 05-18 07:39

    基于FPGA 的新的DDS+PLL時鐘發(fā)生器

    針對直接數(shù)字頻率合成(DDS)和集成鎖相環(huán)(PLL)技術(shù)的特性,提出了一種新的DDS 激勵PLL 系統(tǒng)頻率合成時鐘發(fā)生器方案。且DDS 避免正弦查找表,即避免使用ROM,采用濾波的方法
    發(fā)表于 12-14 10:22 ?36次下載

    MAX3625B中文資料,pdf,低抖動、精密時鐘發(fā)生器

    MAX3625B是一款低抖動、精密時鐘發(fā)生器,優(yōu)化用于網(wǎng)絡(luò)設(shè)備。器件內(nèi)置晶體振蕩和鎖相環(huán)(PLL)時鐘
    發(fā)表于 03-01 08:54 ?126次下載

    精密時鐘發(fā)生器電路

    精密時鐘發(fā)生器電路
    發(fā)表于 03-25 09:35 ?1271次閱讀
    精密<b class='flag-5'>時鐘發(fā)生器</b><b class='flag-5'>電路</b>圖

    評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制性能

    評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制性能 本文介紹了電源噪聲對基于PLL時鐘發(fā)生器的干擾,并討論了幾種用于評估確定性抖動(DJ)的技術(shù)方案。推導(dǎo)出的關(guān)系式提
    發(fā)表于 09-18 08:46 ?1588次閱讀
    評估低抖動<b class='flag-5'>PLL</b><b class='flag-5'>時鐘發(fā)生器</b>的電源噪聲抑制性能

    MAX3625B 抖動僅為0.36ps的PLL時鐘發(fā)生器

    MAX3625B 抖動僅為0.36ps的PLL時鐘發(fā)生器 概述 MAX3625B是一款低抖動、精密時鐘發(fā)生器,優(yōu)化用于網(wǎng)絡(luò)設(shè)備。器件內(nèi)置晶體振蕩
    發(fā)表于 03-01 08:56 ?1442次閱讀
    MAX3625B 抖動僅為0.36ps的<b class='flag-5'>PLL</b><b class='flag-5'>時鐘發(fā)生器</b>

    Microchip基于MEMS的時鐘發(fā)生器

    Microchip基于MEMS的時鐘發(fā)生器
    的頭像 發(fā)表于 06-07 13:46 ?4846次閱讀
    Microchip基于MEMS的<b class='flag-5'>時鐘發(fā)生器</b>

    ADF4360-9:集成壓控振蕩數(shù)據(jù)表的時鐘發(fā)生器PLL

    ADF4360-9:集成壓控振蕩數(shù)據(jù)表的時鐘發(fā)生器PLL
    發(fā)表于 04-14 14:10 ?0次下載
    ADF4360-9:集成壓控振蕩<b class='flag-5'>器</b>數(shù)據(jù)表的<b class='flag-5'>時鐘發(fā)生器</b><b class='flag-5'>PLL</b>

    AD9573:PCI-Express時鐘發(fā)生器IC,PLL內(nèi)核,分頻器,雙輸出數(shù)據(jù)表

    AD9573:PCI-Express時鐘發(fā)生器IC,PLL內(nèi)核,分頻器,雙輸出數(shù)據(jù)表
    發(fā)表于 05-08 20:05 ?5次下載
    AD9573:PCI-Express<b class='flag-5'>時鐘發(fā)生器</b>IC,<b class='flag-5'>PLL</b>內(nèi)核,<b class='flag-5'>分頻器</b>,雙輸出數(shù)據(jù)表

    評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制

    本文討論電源噪聲干擾對基于PLL時鐘發(fā)生器的影響,并介紹幾種用于評估由此產(chǎn)生的確定性抖動(DJ)的測量技術(shù)。派生關(guān)系顯示了如何使用頻域雜散測量來評估時序抖動行為。實驗室臺架測試結(jié)果用于比較測量技術(shù),并演示如何可靠地評估參考時鐘發(fā)生器
    的頭像 發(fā)表于 04-11 11:06 ?1595次閱讀
    評估低抖動<b class='flag-5'>PLL</b><b class='flag-5'>時鐘發(fā)生器</b>的電源噪聲抑制

    時鐘發(fā)生器由哪些部分組成?鎖相環(huán)pll的特點是什么?

    時鐘發(fā)生器由哪些部分組成?鎖相環(huán)pll的特點是什么?如何用硬件配置pll? 時鐘發(fā)生器是指通過特定的電路設(shè)計產(chǎn)生適合各種電子設(shè)備使用的
    的頭像 發(fā)表于 10-13 17:39 ?1399次閱讀

    PLL1705/PLL1706雙通道PLL時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1705/PLL1706雙通道PLL時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 11:32 ?0次下載
    <b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706雙通道<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘發(fā)生器</b>數(shù)據(jù)表

    PLL1707-Q1多時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1707-Q1多時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:07 ?0次下載
    <b class='flag-5'>PLL</b>1707-Q1多<b class='flag-5'>時鐘發(fā)生器</b>數(shù)據(jù)表