搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線(xiàn)課程
      • 觀(guān)看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      WEBENCH Power Designer電氣仿真的應(yīng)用

      TI視頻 ? 作者：工程師郭婷 ? 2018-08-15 01:30 ? 次閱讀

      將探討 WEBENCH Power Designer 中的電氣仿真，WEBENCH電氣仿真使用工業(yè)標(biāo)準(zhǔn)的SPICE仿真引擎 ，該引擎結(jié)合了基于最新器件信息的部件模型，這是一款易于使用高速的仿真平臺(tái)，可以從網(wǎng)絡(luò)訪(fǎng)問(wèn)所有內(nèi)容，所以無(wú)需安裝任何額外的軟件并提供互動(dòng)式原理圖和波形查看器，并且正如其它 SPICE 仿真軟件部件電源和負(fù)載值可以經(jīng)過(guò)編輯與匹配應(yīng)用的需求。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • 仿真
        +關(guān)注

        關(guān)注

        50

        文章

        4111

        瀏覽量

        133786
      • Power
        +關(guān)注

        關(guān)注

        1

        文章

        499

        瀏覽量

        67787
      • webench
        +關(guān)注

        關(guān)注

        19

        文章

        67

        瀏覽量

        27862
      收藏 人收藏

        評(píng)論

        相關(guān)推薦

        功放設(shè)計(jì)仿真的一般步驟

        功放設(shè)計(jì)仿真的一般步驟 1、首先需要確定放大器的特性指標(biāo)，并根據(jù)指標(biāo)選定合適的功放管。 2、將廠(chǎng)家提供的晶體管模型庫(kù)導(dǎo)入到ADS模型庫(kù)中。 3、根據(jù)放大器的要求和晶體管特性確定靜態(tài)工作點(diǎn)。 4、進(jìn)行
        的頭像 發(fā)表于 11-16 10:26 ?716次閱讀
        功放設(shè)計(jì)<b class='flag-5'>仿真的</b>一般步驟

        基于Java的工具Power Stage Designer

        電子發(fā)燒友網(wǎng)站提供《基于Java的工具Power Stage Designer.pdf》資料免費(fèi)下載
        發(fā)表于 11-14 16:01 ?2次下載
        基于Java的工具<b class='flag-5'>Power</b> Stage <b class='flag-5'>Designer</b>

        機(jī)器人仿真的類(lèi)型和優(yōu)勢(shì)

        機(jī)器人仿真使機(jī)器人工程師和研究人員能夠創(chuàng)建機(jī)器人及其環(huán)境的虛擬模型。這項(xiàng)技術(shù)支持在仿真的無(wú)風(fēng)險(xiǎn)環(huán)境中測(cè)試和驗(yàn)證機(jī)器人設(shè)計(jì)與控制算法以及與各種元素進(jìn)行交互。通過(guò)使用仿真軟件，可以預(yù)測(cè)和分析機(jī)器人在各種條件下的行為，而不需要物理原型
        的頭像 發(fā)表于 10-14 10:43 ?578次閱讀
        機(jī)器人<b class='flag-5'>仿真的</b>類(lèi)型和優(yōu)勢(shì)

        WEBENCH可以離線(xiàn)使用嗎？

        因?yàn)榫W(wǎng)絡(luò)環(huán)境的原因，不能經(jīng)常上網(wǎng)，需要用WEBENCH的時(shí)候要跑到能上網(wǎng)的地方去，很不方便。之前在TI培訓(xùn)會(huì)上看到TI的工程師就是脫機(jī)使用的WEBENCH，請(qǐng)問(wèn)如何脫機(jī)使用？
        發(fā)表于 09-12 06:29

        使用pSpice進(jìn)行仿真時(shí)，TL071模型為什么只有五個(gè)管腳？

        我在使用pSpice進(jìn)行仿真時(shí)，在TI下載的TL071模型只有五個(gè)管腳，但是實(shí)際是由8個(gè)管腳的，那這5個(gè)管腳都是對(duì)應(yīng)的哪幾個(gè)呢？希望用過(guò)的能幫忙指導(dǎo)一下。 還有個(gè)疑問(wèn)就是在使用TINA進(jìn)行仿真的
        發(fā)表于 08-28 06:44

        使用opa4354設(shè)計(jì)帶通濾波器，沒(méi)有任何輸出是哪里出了問(wèn)題?

        為-20db。使用WEBENCH? Designer仿真，得到結(jié)果。采用巴特沃茲濾波器。 電路圖就是Webench designer生成的，
        發(fā)表于 08-23 06:42

        請(qǐng)問(wèn)Webench能離線(xiàn)下載嗎？

        請(qǐng)問(wèn)Webench能離線(xiàn)下載嗎？
        發(fā)表于 08-15 06:01

        tina仿真的噪聲分析，可以分析電流噪聲嗎？

        tina仿真的噪聲分析，可以分析電流噪聲嗎
        發(fā)表于 08-06 08:23

        AMI參數(shù)掃描與仿真的實(shí)際應(yīng)用和實(shí)現(xiàn)方法

        為了確保信號(hào)在高速傳輸中的質(zhì)量，先進(jìn)的建模接口（Advanced Modeling Interface, AMI），已被廣泛應(yīng)用于SerDes（Serializer/Deserializer）系統(tǒng)的設(shè)計(jì)和驗(yàn)證中。本文將詳細(xì)介紹AMI參數(shù)掃描與仿真的基本原理、實(shí)現(xiàn)方法以及其在實(shí)際應(yīng)用中的重要性。
        的頭像 發(fā)表于 07-22 11:21 ?591次閱讀
        AMI參數(shù)掃描與<b class='flag-5'>仿真的</b>實(shí)際應(yīng)用和實(shí)現(xiàn)方法

        STlink仿真的時(shí)候斷點(diǎn)個(gè)數(shù)有限是為什么？不能多打嗎？

        比較好奇，為什么STlink仿真的時(shí)候斷點(diǎn)個(gè)數(shù)有限?。亢孟窬椭С?個(gè)吧，還是幾個(gè)來(lái)著，為什么不像jlink一樣，斷點(diǎn)可以多打呢？
        發(fā)表于 03-20 07:36

        fpga前仿真和后仿真的區(qū)別

        FPGA的前仿真和后仿真在芯片設(shè)計(jì)和驗(yàn)證過(guò)程中扮演著不同的角色，各自具有獨(dú)特的特點(diǎn)和重要性。
        的頭像 發(fā)表于 03-15 15:29 ?2349次閱讀

        fpga時(shí)序仿真和功能仿真的區(qū)別

        FPGA時(shí)序仿真和功能仿真在芯片設(shè)計(jì)和驗(yàn)證過(guò)程中各自扮演著不可或缺的角色，它們之間存在明顯的區(qū)別。
        的頭像 發(fā)表于 03-15 15:28 ?2374次閱讀

        最實(shí)用的Modelsim使用及仿真的基本步驟

        后仿真也稱(chēng)為時(shí)序仿真或者布局布線(xiàn)后仿真，是指電路已經(jīng)映射到特定的工藝環(huán)境以后，綜合考慮電路的路徑延遲與門(mén)延遲的影響，驗(yàn)證電路能否在一定時(shí)序條件下滿(mǎn)足設(shè)計(jì)構(gòu)想的過(guò)程，是否存在時(shí)序違規(guī)。
        的頭像 發(fā)表于 03-06 09:58 ?9525次閱讀
        最實(shí)用的Modelsim使用及<b class='flag-5'>仿真的</b>基本步驟

        請(qǐng)問(wèn)PSoC MiniProg在PSoC Designer5.4上可作為ICE仿真器使用嗎？

        大家好！ 請(qǐng)問(wèn)一下，PSoC MiniProg在PSoC Designer5.4上可作為ICE仿真器使用嗎？
        發(fā)表于 01-31 06:51

        Altium Designer電路仿真簡(jiǎn)介

        電子發(fā)燒友網(wǎng)站提供《Altium Designer電路仿真簡(jiǎn)介.pdf》資料免費(fèi)下載
        發(fā)表于 01-25 09:29 ?9次下載