新一代的USB 3.0外設(shè)控制器

高速數(shù)據(jù)傳輸系統(tǒng)在通信系統(tǒng)、測(cè)試儀器等電子系統(tǒng)中有著廣泛應(yīng)用，人們對(duì)數(shù)據(jù)傳輸?shù)奶幚硭俣?、可靠性及?shí)時(shí)性的要求越來(lái)越高，數(shù)據(jù)傳輸速度越來(lái)越快，對(duì)數(shù)據(jù)的抗干擾性的要求也越來(lái)越高。

01

USB3.0簡(jiǎn)介

USB3.0的最高理論速度達(dá)到了5Gbit/s，向需要更大電力支持的設(shè)備提供更好的支持和電力供應(yīng)，它在USB2.0的基礎(chǔ)上增加了新的電源管理功能，采用全雙工數(shù)據(jù)通信，提供更快的傳輸速度，并且向下兼容USB2.0和USB1.1設(shè)備。USB體系主要包括三個(gè)部分：主機(jī)，設(shè)備和物理連接。主機(jī)通常是PC或者主機(jī)控制器；設(shè)備是指常用的U盤(pán)、帶USB的攝像頭、相機(jī)等設(shè)備；物理連接就是通常用的傳輸線，在USB3.0系統(tǒng)中，采用了對(duì)偶單純形四線制差分信號(hào)線，因此可以支持雙向并發(fā)數(shù)據(jù)流傳輸，這也是USB3.0相比于USB2.0設(shè)備速度提升的關(guān)鍵因素。

02

系統(tǒng)硬件設(shè)計(jì)

2.1 USB3.0高速傳輸模塊

本設(shè)計(jì)采用的賽普拉斯EZ-USB FX3 CYUSB3014是新一代的USB 3.0外設(shè)控制器，其數(shù)據(jù)傳輸速率可達(dá)320MBps，具有高度集成的靈活特性，滿足本設(shè)計(jì)的高速數(shù)據(jù)傳輸要求。其USB3.0模塊功能框圖如下圖1所示。

圖_1_USB3_0模塊功能框圖

本設(shè)計(jì)中，將USB3.0模塊作為從器件，從器件FIFO接口如圖2所示。該接口允許外部處理器直接訪問(wèn)多達(dá)4個(gè)EZ-USB FX3內(nèi)部緩沖區(qū)。USB3.0的控制交由FPGA，數(shù)據(jù)輸出到PC機(jī)進(jìn)行接收。

圖_2_USB3_0從器件FIFO接口

2.2 FPGA主控模塊

本設(shè)計(jì)的主控模塊采用Xilinx公司的Spartan6系列FPGA，型號(hào)為XC6SLX9-2FTG256C，256個(gè)引腳的FBGA封裝。開(kāi)發(fā)板配置兩路標(biāo)準(zhǔn)的AX擴(kuò)展口，一共有34*2=68個(gè)IO口，用于外接其他模塊。

將USB3.0模塊的控制及數(shù)據(jù)引腳，使用杜邦線與FPGA的擴(kuò)展口相連，通過(guò)對(duì)FPGA進(jìn)行Verilog程序配置，來(lái)控制USB3.0的工作。實(shí)物連接如下圖3所示。

圖_3_FPGA+USB3.0模塊實(shí)物連接圖

03

系統(tǒng)程序設(shè)計(jì)

3.1 USB3.0模塊程序設(shè)計(jì)

本設(shè)計(jì)以FPGA為主控模塊，通過(guò)Verilog程序配置USB3.0模塊的工作模式。設(shè)計(jì)中將廠商提供的固件寫(xiě)入到該模塊，將其配置為異步、32位并行高速讀寫(xiě)方式。在下位機(jī)采用異步從器件FIFO寫(xiě)入模式，其時(shí)序圖如下圖4所示。

圖_4_異步從器件FIFO寫(xiě)入模式

對(duì)USB3.0模塊進(jìn)行Verilog程序設(shè)計(jì)，其核心關(guān)鍵代碼如下。USB3.0模塊接口程序如圖5所示。

圖_5_USB3_0模塊接口程序

USB3.0模塊寫(xiě)入數(shù)據(jù)程序如下圖6所示。

圖_6_USB3_0模塊寫(xiě)入數(shù)據(jù)程序1

通過(guò)理解USB3.0相關(guān)手冊(cè)，完成程序設(shè)計(jì)后，綜合該模塊，得到頂層RTL原理圖，如下圖7所示。

圖_7_USB3_0綜合頂層模塊原理圖

3.2 程序仿真驗(yàn)證

設(shè)計(jì)好上述程序后，繼續(xù)編寫(xiě)仿真激勵(lì)文件，對(duì)該模塊進(jìn)行仿真測(cè)試。測(cè)試核心代碼如下圖8所示。

圖_8_USB3_0仿真測(cè)試源代碼

仿真驗(yàn)證結(jié)果如下圖9所示，可見(jiàn)輸入數(shù)據(jù)正確控制，寫(xiě)入到該模塊的FIFO中。

圖_9_USB3_0仿真驗(yàn)證結(jié)果

3.3 系統(tǒng)實(shí)物測(cè)試

完成對(duì)程序的仿真驗(yàn)證后，將USB3.0的數(shù)據(jù)輸出端口連接到PC機(jī)，使用接收軟件進(jìn)行數(shù)據(jù)接收。軟件運(yùn)行測(cè)試過(guò)程如下圖10所示，首先與USB3.0建立連接，然后再啟動(dòng)數(shù)據(jù)接收。

圖_10_上位機(jī)數(shù)據(jù)接收測(cè)試

04

總結(jié)

本設(shè)計(jì)的傳輸系統(tǒng)有很多優(yōu)點(diǎn)，通過(guò)USB3.0接口的超高速傳輸特性，可有效地解決高速數(shù)據(jù)采集中的數(shù)據(jù)傳輸和存儲(chǔ)問(wèn)題，測(cè)量結(jié)果誤差小，可信度高，有利于實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)處理。采用Cypress公司的USB3.0專用接口芯CYUSB3014與FPGA連接完成了采樣數(shù)據(jù)的高速傳輸測(cè)試，經(jīng)過(guò)多次測(cè)試，USB3.0接口的準(zhǔn)確、超高速、實(shí)時(shí)等性能得到了充分的體現(xiàn)。