0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Wishbone接口信號都是高電平有效

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-07-10 08:26 ? 次閱讀

所有的Wishbone接口信號都是高電平有效,設(shè)計成高電平有效的主要原因是由于低電平有效信號的書寫問題,不同的設(shè)計者表達低電平有效信號的方式不同,拿最常見的低電平有效的復(fù)位信號來說,其表示方法就有_RST_I、N_RST_I、#RST_I和/RST_I,而高電平有效的信號其表達方式通常只有一種。

所有的Wishbone接口信號都以_I或者_O結(jié)束。_I表示輸入,_O表示輸出。()表示該信號為總線信號,總線的寬度可以為1,也可以為大于1的任何值。

圖5Wishbone總線規(guī)范中使用的主要信號(一個點到點互聯(lián)的例子)

在圖5中,主設(shè)備具有遵守Wishbone規(guī)范的主設(shè)備接口,從設(shè)備具有遵守Wishbone規(guī)范的從設(shè)備接口,INTERCON模塊將主設(shè)備和從設(shè)備的對應(yīng)數(shù)據(jù)、地址和控制線連接起來,SYSCON模塊提供時鐘和復(fù)位信號,這兩個信號被送入主設(shè)備和從設(shè)備。

圖5給出了Wishbone接口的常見信號,這些信號有些是必須的,有些是可選的。這些信號的基本功能描述如下: (說明:下面各個信號默認前面的為主機信號,后面的為從機信號!)

CLK_O/CLK_I:時鐘信號。時鐘信號由SYSCON模塊產(chǎn)生,并送入各個主設(shè)備和從設(shè)備。SYSCON通常內(nèi)部存在一個鎖相環(huán),將來源于芯片外的晶體振蕩器或者時鐘輸入信號整形、分頻或者倍頻為芯片內(nèi)所需要的時鐘信號。所有Wishbone信號都同步到時鐘信號上,包括復(fù)位信號。

RST_O/RST_I:同步復(fù)位信號,高電平有效。復(fù)位信號由SYSCON模塊產(chǎn)生,并送入各主設(shè)備及從設(shè)備。 復(fù)位后,Wishbone內(nèi)所有的自啟動狀態(tài)機被強制進入初始狀態(tài)。

DAT_O()/DAT_I():主設(shè)備和從設(shè)備的之間的數(shù)據(jù)信號,數(shù)據(jù)可以由主設(shè)備傳送給從設(shè)備,也可以由從設(shè)備傳送給主設(shè)備。一對主設(shè)備和從設(shè)備之間最多存在兩條數(shù)據(jù)總線,一條用于主設(shè)備向從設(shè)備傳輸數(shù)據(jù),另外一條用于從設(shè)備向主設(shè)備傳輸數(shù)據(jù)。Wishbone規(guī)定數(shù)據(jù)總線的最大寬度為64位,這一規(guī)定實際上是考慮到目前商用處理器的最大位數(shù)為64,實際上數(shù)據(jù)總線的寬度可以是任意值。就發(fā)展情況來看,在64位處理器以后,處理器將向多核方向發(fā)展,總線將向高速串行方向發(fā)展。

TGD_O/TGD_I():TGD_O/TGD_I()為數(shù)據(jù)標(biāo)簽,具體講是附加于在數(shù)據(jù)總線DAT_O()/DAT_I()的標(biāo)簽,該標(biāo)簽可以用于傳送關(guān)于數(shù)據(jù)總線的額外信息如奇偶校驗信息、錯誤糾正和時間戳信息等。任何作者在設(shè)計兼容Wishbone總線接口的IP時,都應(yīng)在其使用手冊注明數(shù)據(jù)標(biāo)簽的名稱和使用方法。

ADR_O(n..m)/ADR_I(n..m):地址信號,主設(shè)備輸出地址到從設(shè)備。n取決于IP核的地址寬度,m取決于數(shù)據(jù)總線DAT_O()/DAT_I()的寬度和粒度。數(shù)據(jù)總線的粒度指的是數(shù)據(jù)總線能夠一次傳送的最小比特數(shù),很多處理器如ARM的數(shù)據(jù)總線的粒度為1個字節(jié),但是也有一些處理器如CEVA TeakLite DSP的數(shù)據(jù)總線粒度為2個字節(jié)。一個位寬為32比特、粒度為1個字節(jié)的數(shù)據(jù)總線的地址信號應(yīng)定義為ADR_O(n..2)/ADR_I(n..2)。在傳送數(shù)據(jù)時,具體哪些字節(jié)有效通過SEL_O()/SEL_I()信號(見下文)控制。在某些特定的場合(比如FIFO接口),這一信號可能不會出現(xiàn)在接口上。

CYC_O/CYC_I:總線周期信號CYC_O/CYC_I有效代表一個主設(shè)備請求總線使用權(quán)或者正在占有總線,但是不一定正在進行總線操作(是否正在進行總線操作取決于選通信號STB_O/STB_I是否有效)。只有該信號有效,Wishbone主設(shè)備和從設(shè)備接口的其它信號才有意義。CYC_O/CYC_I信號在一次總線操作過程中必須持續(xù)有效,比如一次塊讀操作可能需要多個時鐘周期,CYC_O/CYC_I信號必須保持持續(xù)有效。實際上,該信號的實際作用等同于其他總線標(biāo)準中的仲裁申請信號。當(dāng)存在多個主設(shè)備時,它們可能希望同時進行總線操作,主設(shè)備通過仲裁申請信號向仲裁器申請總線占有權(quán),仲裁器通過一定的仲裁優(yōu)先級邏輯向其中一個選定的主設(shè)備發(fā)送總線允許信號GNT_O()/GNT_I,表示該主設(shè)備可以占用總線。

STALL_I/STALL_O:該信號用于流水線模式。流水線停止輸入表示,當(dāng)前從機不能接受來自轉(zhuǎn)換隊列中的傳輸信號。

LOCK_O/LOCK_I:在操作過程中,仲裁器可能會提前將總線占用權(quán)收回并分配給其他主設(shè)備從而打斷當(dāng)前主設(shè)備的操作,LOCK_O/LOCK_I有效代表本次總線操作是不可打斷的。仲裁器收到LOCK_I信號,就不會提前收回總線使用權(quán),知道當(dāng)前主機將該信號拉低。圖5中只有一個主設(shè)備和一個從設(shè)備,因此沒畫出仲裁器模塊。

SEL_O()/SEL_I():有效數(shù)據(jù)總線選擇信號,標(biāo)識當(dāng)前操作中數(shù)據(jù)總線上哪些比特是有效的,以總線粒度為單位。SEL_O()/SEL_I()的寬度為數(shù)據(jù)總線寬度除以數(shù)據(jù)總線粒度。比如,在一個8位粒度的64位端口上,信號可以被分為8個部分,即SEL_O(7..0)。每一位信號與對應(yīng)的字節(jié)相關(guān)。再比如,一個具有32位寬、粒度為1個字節(jié)的數(shù)據(jù)總線的選擇信號應(yīng)定義為SEL_O(3:0)/ SEL_I(3:0),SEL(4’b1001)代表當(dāng)前操作中數(shù)據(jù)總線的最高和最低字節(jié)有效。具體會在后面的博文中進行詳細介紹。

STB_O/STB_I:選通信號。選通有效代表主設(shè)備發(fā)起一次總線操作。只有選通信號有效(此時CYC_O/CYC_I也必須為高),ADR_O/ADR_I()、DAT_O()/DAT_I()、SEL_O()/SEL_I()才有意義。在Wishbone總線規(guī)范中,CYC_O/CYC_I是最高層的控制信號,只有該信號有效,STB_O/STB_I信號才有意義。一個信號有意義是指該信號的當(dāng)前值是需要主設(shè)備或者從設(shè)備解釋的,0為無效,1為有效,而一個信號沒有意義是指該信號的當(dāng)前值主設(shè)備和從設(shè)備不必關(guān)心,是0還是1都無效。

TGA_O()/TGA_I():TGA_O/TGA_I()為地址標(biāo)簽,具體講是附加于在地址總線ADR_O()/ADR_I()的標(biāo)簽,該標(biāo)簽可以用于傳送關(guān)于地址總線的額外信息如地址總線寬度信息(如24位、32位等 )、存儲器保護信息(protected or unprotected)等。Wishbone只規(guī)定了TGD_O/TGD_I和TGA_O()/TGA_I()的接口時序,用戶可以定義TGD_O/TGD_I的具體含義。 任何作者在設(shè)計兼容Wishbone總線接口的IP時,都應(yīng)在其使用手冊注明地址標(biāo)簽的名稱和使用方法。

TGC_O/TGC_I():TGC_O/TGC_I()為總線周期標(biāo)簽,該標(biāo)簽可以用于傳送關(guān)于當(dāng)前總線周期所進行操作的描述如操作類型(包括單次操作、塊操作、RMW操作)、中斷應(yīng)答類型、緩存操作類型等。類似的,Wishbone只規(guī)定了TGC_O/TGC_I()的接口時序,用戶可以定義TGD_O/TGD_I的具體含義。 任何作者在設(shè)計兼容Wishbone總線接口的IP時,都應(yīng)在其使用手冊注明總線周期標(biāo)簽的名稱和使用方法。

WE_O/WE_I:寫使能信號,代表當(dāng)前周期中進行的操作是寫操作還是讀操作。1代表寫,0代表讀。

ACK_I/ACK_O、ERR_I/ERR_O、RTY_I/RTY_O:主從設(shè)備間的操作結(jié)束方式信號。ACK表示成功,ERR表示錯誤,RTY表示重試(Retry)。操作總是在某一總線周期內(nèi)完成的,因此操作結(jié)束方式也稱為總線周期結(jié)束方式。成功是操作的正常結(jié)束方式,錯誤表示操作失敗,造成失敗的原因可能是地址或者數(shù)據(jù)校驗錯誤,寫操作或者讀操作不支持等。重試表示從設(shè)備當(dāng)前忙,不能及時處理該操作,該操作可以稍后重新發(fā)起。接收到操作失敗或者重試后,主設(shè)備如何響應(yīng)取決于主設(shè)備的設(shè)計者。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8679

    瀏覽量

    151597
  • 信號
    +關(guān)注

    關(guān)注

    11

    文章

    2801

    瀏覽量

    76962
  • Wishbone
    +關(guān)注

    關(guān)注

    0

    文章

    16

    瀏覽量

    10439

原文標(biāo)題:【博文連載】Wishbone接口信號定義

文章出處:【微信號:ChinaAET,微信公眾號:電子技術(shù)應(yīng)用ChinaAET】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    如何判定引腳的是低電平有效、還是高電平有效?

    請教前輩,如何判定引腳的是低電平有效、還是高電平有效?
    發(fā)表于 10-02 22:19

    基于WISHBONE總線的FLASH閃存接口設(shè)計

    WISHBONE總線,所以本設(shè)計的接口具有可移植性。 Am29LV160D芯片特點Am29LV160D是一種僅需采用3.0V電源進行讀寫的閃存。該器件提供了70ns、90ns、120ns讀取時間,無需高速微處理器
    發(fā)表于 12-05 10:35

    PWM的輸入是高電平有效還是低電平有效的?

    請問High-Voltage Motor Control + PFC Kit v2.0的IPM的輸入極性,PWM的輸入是高電平有效還是低電平有效的?
    發(fā)表于 06-10 11:04

    什么是板間接口信號?

    什么是板間接口信號?什么是星-點接地?
    發(fā)表于 04-09 06:18

    SMC1602的封裝尺寸及接口信號說明

    SMC1602液晶顯示屏的封裝尺寸及接口說明 SMC1602液晶顯示屏接口信號說明
    發(fā)表于 11-01 10:11 ?5257次閱讀
    SMC1602的封裝尺寸及<b class='flag-5'>接口信號</b>說明

    基于WISHBONE總線的FLASH閃存接口設(shè)計

    本文簡要介紹了AMD 公司Am29LV160D 芯片的特點,并對WISHBONE總線作了簡單的介紹,詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設(shè)計及部分Verilog HDL 程序源代碼。
    發(fā)表于 06-23 16:32 ?18次下載
    基于<b class='flag-5'>WISHBONE</b>總線的FLASH閃存<b class='flag-5'>接口</b>設(shè)計

    高電平輸出光控電路原理圖

    高電平輸出光控電路原理圖都是值得參考的設(shè)計。
    發(fā)表于 05-11 17:00 ?26次下載

    CAN總線接口信號隔離收發(fā)IC

    一款隔離型通用CAN收發(fā)器模塊。該模塊內(nèi)置CAN總線通訊接口信號隔離及收發(fā)器件,具有成本低體積小、使用方便等優(yōu)點。其主要功能是將CAN總線控制器的邏輯電平隔離轉(zhuǎn)換為總線的差分電平,信號
    發(fā)表于 11-18 18:01 ?29次下載

    觀察PCI Express HIP PIPE接口信號

    如何觀察Arria 10器件的PCI Express HIP PIPE接口信號
    的頭像 發(fā)表于 06-22 09:21 ?3865次閱讀
    觀察PCI Express HIP PIPE<b class='flag-5'>接口信號</b>

    邏輯芯片輸入的低電平有效高電平有效

    最近在看邏輯電路,剛剛看到編碼器,發(fā)現(xiàn)二進制編碼器是高電平輸入有效,而優(yōu)先編碼器是低電平輸入有效,于是就在想,同樣都是編碼器,為什么不去統(tǒng)一
    發(fā)表于 05-18 10:47 ?1.1w次閱讀

    電子設(shè)計(4)高電平、低電平復(fù)位電路

    初學(xué)51單片機,可能不太理解復(fù)位電路,復(fù)位電路有高電平和低電平兩種,C51是高電平復(fù)位,現(xiàn)在一般的MCU都是電平復(fù)位。
    發(fā)表于 12-08 11:51 ?15次下載
    電子設(shè)計(4)<b class='flag-5'>高電平</b>、低<b class='flag-5'>電平</b>復(fù)位電路

    HDMI模塊接口概念及接口信號定義介紹

    HDMI模塊接口概念及接口信號定義介紹 HDMI的應(yīng)用范圍 HDMI接口PCB布局要點 HDMI接口PCB布線要點
    發(fā)表于 04-12 14:38 ?0次下載

    龍迅HDMI接口信號轉(zhuǎn)換的應(yīng)用案例

    Lontium龍迅MIPI/LVDS接口信號轉(zhuǎn)換器有著多種接口格式,芯片功能包括Transmitter、Receiver、Switch、Splitter、Repeater、Matrix/Crosspoint、Converter
    的頭像 發(fā)表于 06-14 17:00 ?3936次閱讀
    龍迅HDMI<b class='flag-5'>接口信號</b>轉(zhuǎn)換的應(yīng)用案例

    高電平輸入和低電平輸入是什么意思

    在現(xiàn)代電子系統(tǒng)中,數(shù)字電路扮演著至關(guān)重要的角色。這些電路處理的是二進制信號,即由邏輯“1”和邏輯“0”組成的信號。這些邏輯狀態(tài)通常通過電壓水平來表示,其中高電平代表邏輯“1”,低電平
    的頭像 發(fā)表于 10-17 14:56 ?2885次閱讀

    TTL電平高電平信號的轉(zhuǎn)換

    在電子工程領(lǐng)域,信號電平的轉(zhuǎn)換是一個常見的需求,尤其是在不同技術(shù)標(biāo)準之間。TTL(晶體管-晶體管邏輯)電平高電平信號是兩種不同的電平標(biāo)準,
    的頭像 發(fā)表于 01-16 10:28 ?92次閱讀