關于基于FPGA的多模式數(shù)字匹配濾波器的設計與實現(xiàn)

0 引言

數(shù)字匹配濾波器是直接序列擴頻通信系統(tǒng)中的關鍵部件，可以通過編程實現(xiàn)接收端同步和解擴，提高通信系統(tǒng)數(shù)字信號處理能力。本文設計了一種多模式數(shù)字匹配濾波器，通過模式切換，提高擴頻通信系統(tǒng)有效性和可靠性。

FPGA是在可編程器件的基礎上進一步發(fā)展的產(chǎn)物，它是作為專用集成電路領域中的一種半定制電路而出現(xiàn)的，使用非常靈活[1]。本文采用FPGA設計數(shù)字匹配濾波器，成本較低，系統(tǒng)性能更高。

1 數(shù)字匹配濾波器原理

數(shù)字匹配濾波器主要完成兩個序列之間的相關運算。設DSSS的偽隨機序列{ci}={c0，c1，…，cN-1}，它也可以表示為式(1)：

其中，gc為門函數(shù)，Tc為偽隨機序列碼元寬度，ci為偽隨機序列chip，取值0或1。DMF沖激響應為式(2)：

該沖激響應是一段碼長為N的編碼序列，碼型與擴頻的偽隨機序列相同，順序與之相反。設用于傳輸?shù)臄?shù)字信號碼元為{an}，經(jīng)過DSSS后進行傳輸，不考慮噪聲，接收端接收到的擴頻信號為式(3)：

當t≠Ts時，DMF與接收到的信號不相關，y(t)的值較小[2-3]；當t=Ts即接收到的信號與沖激響應序列相位對齊時，y(t)取得最大值，DMF輸出一個相關峰。由此可判斷DMF是否匹配以及何時匹配，從而檢測出碼字信息并進行同步。

傳統(tǒng)DMF結構如圖1所示。移位寄存器個數(shù)等于輸入碼元長度N。DMF將接收數(shù)據(jù)以碼元速率進行移動，在對應時刻，乘法器將移位寄存器中的碼元與濾波器的抽頭系數(shù)相乘，共需要N個乘法器。接收碼移動時，DMF每一時刻輸出一個相關值。當移動到兩個碼元序列相位對齊時，相關結果會有一個峰值輸出，檢測到這個峰值就能獲得定時信息，從而使本地擴頻序列與接收信號同步。

2 多模式DMF原理

DSSS通信系統(tǒng)原理方框圖如圖2所示。發(fā)送端擴頻碼發(fā)生器產(chǎn)生特定長度偽隨機序列對輸入信號進行擴頻，擴頻信號經(jīng)調(diào)制后發(fā)送到接收端，擴頻碼發(fā)生器先產(chǎn)生一個與發(fā)送端偽隨機序列同步的本地偽隨機序列，經(jīng)反轉(zhuǎn)和對極后對接收信號進行相關解擴，然后經(jīng)解調(diào)和采樣判決輸出。

擴頻通信系統(tǒng)傳輸信號的帶寬遠大于被傳輸?shù)脑夹畔⑿盘柕膸?，而且傳輸信號的帶寬主要由用于擴頻的偽隨機序列決定。

以BPSK調(diào)制DSSS通信系統(tǒng)為例，選取4種不同長度(N=32，64，128，256)偽隨機序列進行擴頻，通過仿真得到發(fā)送擴頻信號雙邊帶功率譜密度波形如圖3所示。從圖中可以看出，DSSS通信系統(tǒng)擴頻比不同，傳輸信號帶寬也不同。假設信號輸入碼元速率為Rb，那么經(jīng)過DSSS后chip速率為式(5)：

因此，擴頻比越大，偽隨機序列chip速率就越高，發(fā)送信號頻帶寬度就越寬。但是，偽隨機序列chip速率越高，對擴頻碼發(fā)生器電路要求越高，系統(tǒng)工作頻帶越寬，要求調(diào)制器和混頻器在寬頻帶內(nèi)保證一定線性度在工程上很難實現(xiàn)。因此，直接序列擴頻通信系統(tǒng)擴頻比的選取受多個因素的影響。

在信息理論中，香農(nóng)的信道容量公式為式(6)：

表明了信道無差錯傳輸信息的能力與信道中信噪比和傳輸信息的信道帶寬之間的關系。當傳輸系統(tǒng)信噪比下降時，可以通過適當增加信道帶寬的方式保持信道無差錯傳輸信息的速率，使信道在相同的容量下可靠傳送信息，從而獲得較低的信息差錯率。因此，當傳輸系統(tǒng)信噪比下降時，可以通過適當增加擴頻比保持擴頻通信系統(tǒng)的穩(wěn)定性[4]。

本文的設計是通過1個參數(shù)控制DMF切換，接收端DMF結構如圖4所示。它接收到的是擴頻信號，(a1，a2，…，aN)是輸入擴頻信號，(c1，c2，…，cN)取自本地碼元寄存器中的“+1”和“-1”，分別對應碼元高電平和低電平。這樣，乘法運算變成符號運算,避免了乘法運算對資源的大量需求,運算速度也大大提高。如果發(fā)送端切換擴頻比，接收端需要對DMF做出相應的模式切換，以實現(xiàn)對擴頻信號的正確同步和解擴。這就是多模式的來源。

DSSS通信系統(tǒng)接收端在不同模式下需要根據(jù)發(fā)送端用于擴頻的偽隨機序列同步改變本地碼元寄存器中存儲的本地序列，因此與傳統(tǒng)匹配濾波器不同的是，多模式DMF結構不固定，它會在不同模式下做出調(diào)整，從而能夠?qū)崿F(xiàn)對多種擴頻信號的同步和解擴，提高擴頻通信系統(tǒng)的有效性。

3 多模式DMF仿真

選取4種模式如表1所示,利用MATLAB作BPSK調(diào)制的DSSS通信系統(tǒng)仿真，DMF相關濾波后輸出相關峰分別如圖5所示。其中，發(fā)送端擴頻信號和接收端本地碼元的內(nèi)插系數(shù)均為32。

從圖中可以看出，理想情況下，這4種模式的DMF均能輸出周期性相關峰，可以進行同步和解擴。理論上，提高發(fā)送端擴頻信號和接收端本地碼元的內(nèi)插系數(shù)可以獲得更加理想的相關峰，提高數(shù)字匹配濾波器同步捕獲的精度。

4 DMF多模式實現(xiàn)

為了提高設計效率和系統(tǒng)性能，本文設計采用Xilinx公司Virtex-7系列XQ7VX690T型號FPGA芯片。整個擴頻通信系統(tǒng)的各個功能模塊通過Veilog HDL語言編寫，采用modelsim進行功能仿真，并利用ISE 14.4軟件進行綜合和布局布線。

本文選取具有4種模式的DMF進行實現(xiàn)。由仿真結果可以得出，對于不同模式，可以用不同內(nèi)插系數(shù)對發(fā)送端擴頻信號和接收端本地碼元內(nèi)插。本文采用過采樣替代發(fā)送端擴頻信號的內(nèi)插，理論上講，過采樣率越高，DMF同步捕獲精度就越高，獲得的同步點就越精確，但過采樣率過高將直接導致計算復雜度提升，占用更多芯片資源[5]，為了節(jié)省硬件資源，本文選取4種不同過采樣率和內(nèi)插系數(shù)，如表2所示，保持4種模式下系統(tǒng)時鐘頻率不變，即：

本文選取輸入信號的碼元速率為Rb=128 Kbps，發(fā)送端擴頻比分別為32、64、128和256，系統(tǒng)時鐘頻率選取131.072 MHz。

基于FPGA的DMF可以采用FIR濾波器結構來設計，在ISE14.4中帶有高性能的FIR濾波器的IP核，可以方便的進行調(diào)用[6]。另外，由于數(shù)字匹配濾波器的抽頭系數(shù)對輸入信號進行的是符號變換，因此可以通過代碼實現(xiàn)多模式DMF。為了實現(xiàn)對模式的手動切換，本文采用case語句調(diào)用不同模式對應的抽頭系數(shù)，實現(xiàn)對輸入信號的符號變換。然后通過10級“流水線”結構實現(xiàn)全并行加法器網(wǎng)絡[7]?；贔PGA的多模式數(shù)字匹配濾波器的結構如圖6所示。

通過實驗測試并借助Chipscope工具觀測DMF輸出的相關峰。在4種不同的模式下，Chipscope測得的相關峰分別如圖7所示。

圖中顯示，在實驗測試環(huán)境下，基于FPGA的多模式數(shù)字匹配濾波器能夠很好地實現(xiàn)相關濾波，產(chǎn)生明顯的相關峰，而且圖中各相關峰均是周期性重復出現(xiàn)的，證明本文的設計功能正確。因此，在同一個擴頻通信系統(tǒng)中集成帶有多模式的數(shù)字匹配濾波器是可行的。按照上述多模式方法實現(xiàn)的數(shù)字匹配濾波器使用方便，無需額外編程，僅僅通過一個參數(shù)便可以在同一個通信系統(tǒng)中獲得多種模式，因此具有較好的應用場景。在無人機數(shù)據(jù)鏈路中可以采用多模式數(shù)字匹配濾波器，在下行鏈路中通過切換多種模式可以獲得不同的通信效果，提高通信系統(tǒng)的有效性和可靠性。

5 結論

本文提出了一種基于FPGA實現(xiàn)的多模式數(shù)字匹配濾波器，它能夠根據(jù)直接序列擴頻通信系統(tǒng)發(fā)送端的擴頻比切換接收端數(shù)字匹配濾波器的模式。相比于傳統(tǒng)的數(shù)字匹配濾波器，多模式數(shù)字匹配濾波器可以在同一個直接序列擴頻通信系統(tǒng)的接收端集成多種模式，實現(xiàn)對多種擴頻比擴頻信號的解擴，提高通信系統(tǒng)的性能。本文針對直接序列擴頻通信系統(tǒng)基于FPGA進行了實驗測試，驗證了多模式數(shù)字匹配濾波器功能的正確性。