聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1629文章
21744瀏覽量
603660 -
led
+關(guān)注
關(guān)注
242文章
23286瀏覽量
661105 -
Altera
+關(guān)注
關(guān)注
37文章
783瀏覽量
153948 -
數(shù)碼管
+關(guān)注
關(guān)注
32文章
1882瀏覽量
91154 -
DIY
+關(guān)注
關(guān)注
176文章
888瀏覽量
348677
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
【Runber FPGA開發(fā)板】配套視頻教程——靜態(tài)數(shù)碼管實(shí)驗(yàn)
本視頻是Runber FPGA開發(fā)板的配套視頻課程,實(shí)驗(yàn)的數(shù)碼管在數(shù)字1~9每隔1s切換一次,通過靜態(tài)
發(fā)表于 04-13 11:24
什么是數(shù)碼管靜態(tài)顯示
注意:本實(shí)驗(yàn)采用清翔電子51單片機(jī)開發(fā)板(同樣的51單片機(jī)開發(fā)板,不同型號(hào),內(nèi)部設(shè)計(jì)會(huì)有一定差異,程序不一定適用)1、數(shù)碼管知識(shí)a圖為一個(gè)數(shù)碼管
發(fā)表于 07-06 07:28
分享三個(gè)在FPGA開發(fā)板上實(shí)現(xiàn)數(shù)碼管動(dòng)態(tài)顯示的案例
1、在FPGA開發(fā)板上實(shí)現(xiàn)數(shù)碼管動(dòng)態(tài)顯示的案例介紹數(shù)碼管
發(fā)表于 07-25 15:18
由FPGA DIY開發(fā)板控制拔碼開關(guān)控制數(shù)碼管顯示0-9
FPGA-DIY的作業(yè)題目,這是一個(gè)通過拔碼開關(guān)控制數(shù)碼管顯示的視 頻,順序拔動(dòng)開關(guān),會(huì)看到數(shù)碼管顯
利用FPGA DIY開發(fā)板實(shí)現(xiàn)撥碼開關(guān)控制靜態(tài)數(shù)碼管顯示
FPGA diy作業(yè)實(shí)現(xiàn)撥碼開關(guān)控制顯示數(shù)碼管0到8的靜態(tài)
采用FPGA DIY開發(fā)板實(shí)現(xiàn)數(shù)碼管動(dòng)態(tài)顯示60計(jì)數(shù)
asean的 FPGA DIY 數(shù)碼管動(dòng)態(tài)顯示60計(jì)數(shù)視頻
利用FPGA DIY開發(fā)板控制數(shù)碼管實(shí)現(xiàn)0至9循環(huán)顯示
asean的 FPGA DIY 數(shù)碼管實(shí)現(xiàn)0至9循環(huán)顯示視頻
采用FPGA DIY開發(fā)板實(shí)現(xiàn)8個(gè)靜態(tài)的數(shù)碼管顯示
實(shí)現(xiàn)8個(gè)數(shù)碼管靜態(tài)循環(huán)顯示0-F。
采用FPGA DIY 開發(fā)板實(shí)現(xiàn)數(shù)碼管靜態(tài)顯示
8個(gè)數(shù)碼管靜態(tài)顯示數(shù)字,并從0計(jì)數(shù)到f
FPGA入門系列實(shí)驗(yàn)教程之實(shí)現(xiàn)數(shù)碼管靜態(tài)顯示的詳細(xì)資料說明
實(shí)現(xiàn)開發(fā)板上的數(shù)碼管靜態(tài)循環(huán)顯示 0~F。通過這個(gè)實(shí)驗(yàn),掌握采用 VerilogHDL 語(yǔ)言編
發(fā)表于 06-12 15:59
?19次下載
靜態(tài)數(shù)碼管顯示實(shí)驗(yàn)
本實(shí)驗(yàn)采用了普中科技的51單片機(jī)開發(fā)板通過對(duì)單片機(jī)的編程控制LED數(shù)碼管的靜態(tài)顯示
發(fā)表于 11-23 17:51
?15次下載
評(píng)論