0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

EMI及PCB設計與開關頻率詳解

AGk5_ZLG_zhiyua ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-18 08:58 ? 次閱讀

本文導讀

電源模塊發(fā)展至今,工程師們都著眼于如何將模塊做得更為小型化,輕量化,其實大家都明白可以通過提升開關頻率來提高產(chǎn)品的功率密度。但為什么迄今為止模塊的體積沒有變化太大?是什么限制了開關頻率的提升呢?

開關電源產(chǎn)品在市場的應用主導下,日趨要求小型、輕量、高效率、低輻射、低成本等特點滿足各種電子終端設備,為了滿足現(xiàn)在電子終端設備的便攜式,必須使開關電源體積小、重量輕的特點,因此,提高開關電源的工作頻率,成為設計者越來越關注的問題,然而制約開關電源頻率提升的因素是什么呢?其實主要包括三方面,開關管、變壓器和EMI及PCB設計。

一、開關管與開關頻率

開關管作為開關電源模塊的核心器件,其開關速度與開關損耗直接影響了開關頻率的極限,下文為大家大概分析一下。

1、開關速度

MOS管的損耗由開關損耗和驅動損耗組成,如圖1所示:開通延遲時間td(on)、上升時間tr、關斷延遲時間td(off)、下降時間tf。

圖1 MOS管開關示意圖

FAIRCHILD公司的MOS為例,如圖2所示:FDD8880開關時間特性表。

圖2 FDD8880開關時間特性表

對于這個MOS管,它的極限開關頻率為:fs=1/(td(on)+tr+td(off)+tf) Hz=1/(8ns+91ns+38ns+32ns) =5.9MHz,在實際設計中,由于控制開關占空比實現(xiàn)調壓,所以開關管的導通與截止不可能瞬間完成,即開關的實際極限開關頻率遠小于5.9MHz,所以開關管本身的開關速度限制了開關頻率提高。

2、開關損耗

開關導通時對應的波形圖如圖3(A),開關截止時對應的波形圖如圖3(B),可以看到開關管每次導通、截止時開關管VDS電壓和流過開關管的電流ID存在交疊的時間(圖中黃色陰影位置),從而造成損耗P1,那么在開關頻率fs工作狀態(tài)下總損耗PS=P1 *fs,即開關頻率提高時,開關導通與截止的次數(shù)越多,損耗也越大,如下圖3所示。

圖3 開關管損耗示意圖

二、變壓器鐵損與開關頻率

變壓器的鐵損主要由變壓器渦流損耗產(chǎn)生,如圖4所示。

給線圈加載高頻電流時,在導體內和導體外產(chǎn)生了變化的磁場垂直于電流方向(圖中1→2→3和4→5→6)。根據(jù)電磁感應定律,變化的磁場會在導體內部產(chǎn)生感應電動勢,此電動勢在導體內整個長度方向(L面和N面)產(chǎn)生渦流(a→b→c→a和d→e→f→d),則主電流和渦流在導體表面加強,電流趨于表面,那么,導線的有效交流截面積減少,導致導體交流電阻(渦流損耗系數(shù))增大,損耗加大。

圖4 變壓器渦流示意圖

如圖5所示,變壓器鐵損是和開關頻率的kf次方成正比,又與磁性溫度的限制有關,所以隨著開關頻率的提高,高頻電流在線圈中流通產(chǎn)生嚴重的高頻效應,從而降低了變壓器的轉換效率,導致變壓器溫升高,從而限制開關頻率提高。

圖5 變壓器鐵損與開關頻率關系圖

三、EMI及PCB設計與開關頻率

假設上述的功率器件損耗解決了,真正做到高頻還需要解決一系列工程問題,因為在高頻下,電感已經(jīng)不是我們熟悉的電感,電容也不是我們已知的電容了,所有的寄生參數(shù)都會產(chǎn)生相應的寄生效應,嚴重影響電源的性能,如變壓器原副邊的寄生電容、變壓器漏感,PCB布線間的寄生電感和寄生電容,會造成一系列電壓電流波形振蕩和EMI問題,同時對開關管的電壓應力也是一個考驗。

四、小結

要提高開關電源產(chǎn)品的功率密度,首先考慮的是提高其開關頻率,能有效減小變壓器、濾波電感、電容的體積,但面臨的是由開關頻率引起的損耗,而導致溫升散熱設計難,頻率的提高也會導致驅動、EMI等一系列工程問題。

ZLG致遠電子自主研發(fā)、生產(chǎn)的隔離電源模塊已有近20年的行業(yè)積累,當前采用全新方案,實現(xiàn)同類型產(chǎn)品,體積最小,例如E_UHBDD-10W模塊較上一代ZY_UHBD-10W體積縮減了一半,如下圖6所示。

圖6 E_UHBDD-10WN與ZY_UHBD-10W規(guī)格對比

同時ZLG致遠電子為保證電源產(chǎn)品性能建設了行業(yè)內一流的測試實驗室,配備最先進、齊全的測試設備,全系列隔離DC-DC電源通過完整的EMC測試,靜電抗擾度高達4KV、浪涌抗擾度高達2KV,可應用于絕大部分復雜惡劣的工業(yè)現(xiàn)場,為用戶提供穩(wěn)定、可靠的電源隔離解決方案。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電源管理
    +關注

    關注

    115

    文章

    6183

    瀏覽量

    144542
  • emi
    emi
    +關注

    關注

    53

    文章

    3590

    瀏覽量

    127726
  • 功率器件
    +關注

    關注

    41

    文章

    1772

    瀏覽量

    90455

原文標題:什么限制了電源小型化?

文章出處:【微信號:ZLG_zhiyuan,微信公眾號:ZLG致遠電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    高速PCB設計EMI抑制探討

    前面我們分析了EMI的產(chǎn)生情況,這節(jié)里我們將針對高速PCB設計,來分析如何進行EMI控制。
    發(fā)表于 03-31 11:07 ?1762次閱讀

    PCB設計EMI控制原理與實戰(zhàn)技巧

    EMI問題是很多工程師在PCB設計遇到的最大挑戰(zhàn),由于電子產(chǎn)品信號處理頻率越來越高,EMI問題日益顯著,雖然有很多書籍對EMI問題進行了探討
    發(fā)表于 05-19 15:58

    熱門PCB設計技術方案

    解決方案詳解基于電磁兼容技術PCB板的設計解密PROTEL DXP軟件的PCB設計技巧簡述高速PCB設計中的常見問題及解決方法簡單介紹基于射頻開關
    發(fā)表于 12-16 13:55

    高速PCB設計解決EMI問題的九大規(guī)則

    隨著信號上升沿時間的減小及信號頻率的提高,電子產(chǎn)品的EMI問題越來越受到電子工程師的關注,幾乎60%的EMI問題都可以通過高速PCB來解決。以下是九大規(guī)則: 高速
    發(fā)表于 01-19 22:50

    PCB設計EMI控制原理與實戰(zhàn)技巧

    目前,EMI問題是很多工程師在PCB設計遇到的最大挑戰(zhàn),由于電子產(chǎn)品信號處理頻率越來越高,EMI問題日益顯著,雖然有很多書籍對EMI問題進行
    發(fā)表于 09-05 14:29 ?0次下載
    <b class='flag-5'>PCB設計</b>中<b class='flag-5'>EMI</b>控制原理與實戰(zhàn)技巧

    如何快速解決PCB設計EMI問題

    如何快速解決PCB設計EMI問題
    發(fā)表于 01-14 12:48 ?0次下載

    變壓器和EMI以及PCB設計

    設計人員的一個問題正在越來越多地關注。但是,限制開關電源頻率增加的因素有哪些?實際上,它主要包括三個方面,開關管,變壓器和EMI以及PCB設計
    的頭像 發(fā)表于 07-31 11:06 ?3368次閱讀
    變壓器和<b class='flag-5'>EMI</b>以及<b class='flag-5'>PCB設計</b>

    怎樣降低PCBEMI

    優(yōu)秀PCB設計練習降低PCBEMI有許多方法可以降低PCB設計EMI基本原理:電源和地平面提供屏蔽頂層和
    的頭像 發(fā)表于 08-20 09:11 ?4399次閱讀

    高速PCB設計EMI有什么規(guī)則

    高速PCB設計EMI有什么規(guī)則
    發(fā)表于 08-21 14:38 ?1031次閱讀
    高速<b class='flag-5'>PCB設計</b><b class='flag-5'>EMI</b>有什么規(guī)則

    EMI DC/DC變換器的PCB設計

    EMI DC/DC變換器PCB設計
    的頭像 發(fā)表于 02-04 15:26 ?4229次閱讀

    如何解決高速PCB設計中的EMI問題

    隨著信號上升沿時間的減小,信號頻率的提高,電子產(chǎn)品的EMI問題,也來越受到電子工程師的重視。高速pcb設計的成功,對EMI的貢獻越來越受到重視,幾乎60%的
    發(fā)表于 03-25 15:55 ?1638次閱讀
    如何解決高速<b class='flag-5'>PCB設計</b>中的<b class='flag-5'>EMI</b>問題

    PCB設計如何降低EMI

    PCB設計布局被認為是促進EMI在電路中傳播的主要問題之一。這就是為什么在開關電源中降低EMI的普遍而通用的技術之一是布局優(yōu)化。
    的頭像 發(fā)表于 01-28 10:58 ?2435次閱讀
    <b class='flag-5'>PCB設計</b>如何降低<b class='flag-5'>EMI</b>

    PCB設計:在真實世界里的EMI控制

    PCB設計之在真實世界里的EMI控制說明。
    發(fā)表于 06-23 14:53 ?0次下載

    詳解交換機pcb設計

    詳解交換機pcb設計
    的頭像 發(fā)表于 09-28 10:09 ?1343次閱讀

    高速PCB設計EMI防控手冊:九大關鍵步驟詳解

    一站式PCBA智造廠家今天為大家講講高速PCB設計EMI有什么規(guī)則?高速PCB設計EMI九大關鍵規(guī)則。隨著電子產(chǎn)品信號上升沿時間的縮短和信號頻率
    的頭像 發(fā)表于 12-24 10:08 ?95次閱讀