搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      如何利用FPGA設(shè)計(jì)來驗(yàn)證和加快你的設(shè)計(jì)過程

      電子設(shè)計(jì) ? 來源：互聯(lián)網(wǎng) ? 作者：佚名 ? 2018-05-14 09:01 ? 次閱讀

      如果處理器和現(xiàn)場(chǎng)可編程門陣列FPGA全部由同樣的電壓供電運(yùn)行，并且不需要排序和控制等特殊功能的話，會(huì)不會(huì)變的很簡(jiǎn)單呢？不幸的是，大多數(shù)處理器和FPGA需要不同的電源電壓，啟動(dòng)/關(guān)斷序列和不同類型的控制。

      幸運(yùn)的是，電源管理IC集成電路 (PMIC) 能夠控制目前的高級(jí)處理器、FPGA和系統(tǒng)，并為它們供電，從而大為簡(jiǎn)化了整個(gè)系統(tǒng)設(shè)計(jì)。

      現(xiàn)在，你也許想知道哪一款PMIC可以為你的片上系統(tǒng) (SoC) 供電，還有就是要這么做的話，該從哪里入手。為你的SoC和系統(tǒng)選擇合適的電源解決方案是系統(tǒng)設(shè)計(jì)人員最常見的挑戰(zhàn)之一。所以，TI推出了數(shù)款全新工具，在使用我們的PMIC時(shí)，這些工具能夠簡(jiǎn)化器件選型、評(píng)估和設(shè)計(jì)。

      在這些工具中，有一些是TI Designs參考設(shè)計(jì)，它們可以幫助設(shè)計(jì)人員開始、驗(yàn)證和加快設(shè)計(jì)。多個(gè)TI Designs已經(jīng)發(fā)布，給出了可由TI PMIC供電的很多不同SoC—以下是當(dāng)前列表：

      • TIDA-00478使用TPS65218為Xilinx Zynq 7010供電。

      • TIDA-00551使用TPS65911 為Xilinx Zynq 7015供電。

      • TIDA-00604使用TPS65023為Altera Cyclone III供電。

      • TIDA-00605使用TPS65023為Altera Cyclone IV供電。

      • TIDA-00607使用TPS65218為Altera MAX 10供電。

      • TIDA-00621使用TPS65911。

      圖1是為ARM處理器供電的TPS65911的方框圖。與所有TI PMIC一樣，TPS65911非常靈活，并且可被用于數(shù)款器件。圖2顯示的是為Xilinx Zynq 7015 FPGA供電的TPS65911。

      圖1：TPS65911的方框圖

      圖2：為Xilinx Zynq 7015供電的TPS65911的方框圖

      隨這些設(shè)計(jì)一同提供的還有電路原理圖、方框圖、印刷電路板 (PCB) 文件和測(cè)試結(jié)果。這些測(cè)試使得設(shè)計(jì)人員能夠評(píng)估他們正在嘗試用于特定SoC的PMIC的性能，并且為他們提供可以在他們自己的設(shè)計(jì)中使用的示例設(shè)計(jì)文件。測(cè)試結(jié)果包括啟動(dòng)排序、負(fù)載瞬態(tài)、效率測(cè)試，以及圖3中顯示的其它內(nèi)容。

      圖3：TPS65911的示例啟動(dòng)時(shí)序

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1629

        文章

        21750

        瀏覽量

        604070
      • 電源管理
        +關(guān)注

        關(guān)注

        115

        文章

        6183

        瀏覽量

        144602
      收藏 人收藏

        評(píng)論

        相關(guān)推薦

        基于Agilex 5 FPGA的模塊系統(tǒng)介紹

        ，這些應(yīng)用要求以更低功耗實(shí)現(xiàn)更高性能。SoM可以大大簡(jiǎn)化和加快嵌入式解決方案的開發(fā)，為降低板卡設(shè)計(jì)和驗(yàn)證的相關(guān)風(fēng)險(xiǎn)提供理想起點(diǎn)，并加快產(chǎn)品上市速度。
        的頭像 發(fā)表于 12-19 17:10 ?289次閱讀
        基于Agilex 5 <b class='flag-5'>FPGA</b>的模塊系統(tǒng)介紹

        數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享文章 實(shí)際案例說明用基于FPGA的原型來測(cè)試、驗(yàn)證和確認(rèn)IP——如何做到魚與熊掌兼

        本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)（IP）內(nèi)核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。
        的頭像 發(fā)表于 10-28 14:53 ?356次閱讀
        數(shù)字芯片設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>經(jīng)驗(yàn)分享文章 實(shí)際案例說明用基于<b class='flag-5'>FPGA</b>的原型<b class='flag-5'>來</b>測(cè)試、<b class='flag-5'>驗(yàn)證</b>和確認(rèn)IP——如何做到魚與熊掌兼

        FPGA算法工程師、邏輯工程師、原型驗(yàn)證工程師有什么區(qū)別？

        的設(shè)計(jì)和實(shí)現(xiàn)。他們使用硬件描述語言（如 Verilog 或 VHDL）來編寫代碼，構(gòu)建復(fù)雜的數(shù)字邏輯系統(tǒng)。工作包括模塊的設(shè)計(jì)、功能的實(shí)現(xiàn)、時(shí)序的優(yōu)化以及與其他硬件組件的接口設(shè)計(jì)等。 FPGA 原型驗(yàn)證工程師
        發(fā)表于 09-23 18:26

        FPGA開發(fā)過程中配置全局時(shí)鐘需要注意哪些問題

        的正確性和穩(wěn)定性。通過仿真可以檢查時(shí)序是否滿足要求，及時(shí)發(fā)現(xiàn)和解決問題。 綜上所述，配置全局時(shí)鐘是FPGA開發(fā)過程中的一個(gè)重要環(huán)節(jié)，需要仔細(xì)考慮和規(guī)劃。通過選擇合適的時(shí)鐘源、優(yōu)化時(shí)鐘分配、減小時(shí)鐘歪斜、使用時(shí)鐘管理單元以及進(jìn)行仿真和驗(yàn)證
        發(fā)表于 04-28 09:43

        FPGA開發(fā)如何降低成本，比如利用免費(fèi)的IP內(nèi)核

        的應(yīng)用，可能需要考慮使用付費(fèi)的高級(jí)IP內(nèi)核，以滿足更高的性能要求。 總之，利用免費(fèi)的IP內(nèi)核進(jìn)行FPGA開發(fā)可以大大簡(jiǎn)化設(shè)計(jì)過程，提高開發(fā)效率。通過選擇合適的內(nèi)核、了解其特性和使用方式、正確集成到設(shè)計(jì)中并進(jìn)行
        發(fā)表于 04-28 09:41

        fpga原型驗(yàn)證平臺(tái)與硬件仿真器的區(qū)別

        FPGA原型驗(yàn)證平臺(tái)與硬件仿真器在芯片設(shè)計(jì)和驗(yàn)證過程中各自發(fā)揮著獨(dú)特的作用，它們之間存在明顯的區(qū)別。
        的頭像 發(fā)表于 03-15 15:07 ?1145次閱讀

        fpga原型驗(yàn)證流程

        FPGA原型驗(yàn)證流程是確保FPGA（現(xiàn)場(chǎng)可編程門陣列）設(shè)計(jì)正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計(jì)實(shí)現(xiàn)到功能驗(yàn)證的整個(gè)過程，是
        的頭像 發(fā)表于 03-15 15:05 ?1611次閱讀

        fpga驗(yàn)證和測(cè)試的區(qū)別

        FPGA驗(yàn)證和測(cè)試在芯片設(shè)計(jì)和開發(fā)過程中都扮演著重要的角色，但它們各自有著不同的側(cè)重點(diǎn)和應(yīng)用場(chǎng)景。
        的頭像 發(fā)表于 03-15 15:03 ?1246次閱讀

        fpga驗(yàn)證和uvm驗(yàn)證的區(qū)別

        FPGA驗(yàn)證和UVM驗(yàn)證在芯片設(shè)計(jì)和驗(yàn)證過程中都扮演著重要的角色，但它們之間存在明顯的區(qū)別。
        的頭像 發(fā)表于 03-15 15:00 ?1658次閱讀

        fpga開發(fā)是什么意思

        FPGA開發(fā)是指利用現(xiàn)場(chǎng)可編程邏輯門陣列（Field Programmable Gate Array，簡(jiǎn)稱FPGA）進(jìn)行硬件設(shè)計(jì)和實(shí)現(xiàn)的過程。FPG
        的頭像 發(fā)表于 03-15 14:28 ?1209次閱讀

        fpga仿真是什么

        FPGA仿真是一種驗(yàn)證FPGA設(shè)計(jì)正確性的過程，主要用來分析設(shè)計(jì)電路邏輯關(guān)系的正確性。在FPGA設(shè)計(jì)中，仿真測(cè)試是把
        的頭像 發(fā)表于 03-15 13:59 ?1516次閱讀

        FPGA與AISC的差異

        擴(kuò)展性較好，可以通過增加芯片數(shù)量或使用更大容量的芯片來滿足更高的性能需求。而ASIC的可擴(kuò)展性相對(duì)較差，需要重新設(shè)計(jì)和制造。 驗(yàn)證和調(diào)試 ：FPGA的驗(yàn)證和調(diào)試
        發(fā)表于 02-22 09:54

        原型平臺(tái)是做什么的？proFPGA驗(yàn)證環(huán)境介紹

        proFPGA是mentor的FPGA原型驗(yàn)證平臺(tái)，當(dāng)然mentor被西門子收購之后，現(xiàn)在叫西門子EDA。
        的頭像 發(fā)表于 01-22 09:21 ?1419次閱讀
        原型平臺(tái)是做什么的？pro<b class='flag-5'>FPGA</b><b class='flag-5'>驗(yàn)證</b>環(huán)境介紹

        什么是FPGA原型驗(yàn)證？FPGA原型設(shè)計(jì)的好處是什么？

        FPGA原型設(shè)計(jì)是一種成熟的技術(shù)，用于通過將RTL移植到現(xiàn)場(chǎng)可編程門陣列（FPGA）來驗(yàn)證專門應(yīng)用的集成電路（ASIC），專用標(biāo)準(zhǔn)產(chǎn)品（ASSP）和片上系統(tǒng)（SoC）的功能和性能。
        發(fā)表于 01-12 16:13 ?1238次閱讀

        FPGA管教分配需要考慮因素

        FPGA驗(yàn)證是其中的重要的組成部分，如何有效的利用FPGA 的資源，管腳分配也是必須考慮的一個(gè)重要問題。一般較好的方法是在綜合過程中通過時(shí)序
        發(fā)表于 01-10 22:40