關(guān)于PCB材料參數(shù)的提取的介紹

在高速電路中，任何一個(gè)組成部分都會影響到電路的性能，對于PCB材料而言，不管是對電路的實(shí)際性能還是對高速信號完整性完整性的仿真都有非常顯著的影響。信號完整性仿真的精度，很大程度上都是依賴于仿真的建模和模型的準(zhǔn)確性。本文是關(guān)于PCB材料參數(shù)的提取的介紹。本文作者是深圳市中澤凌電子有限公司的總經(jīng)理黃春行。本文的原始標(biāo)題是《One-pole Debye/Cole-Cole模型對多頻點(diǎn)復(fù)介電常數(shù)擬合》，有興趣的工程師可以參考本文嘗試做一下。

當(dāng)然，對于PCB材料參數(shù)的提取的方法很多，目前業(yè)界采用ADS擬合提取是一種主流的方式。下圖是小編前段時(shí)間做的一個(gè)項(xiàng)目PCB參數(shù)的提取，然后對比測試和仿真的結(jié)果，10inch的傳輸線，在關(guān)注的頻率范圍之內(nèi)對比的結(jié)果都非常的準(zhǔn)確：

下面還是請看黃總的推導(dǎo)文章吧：

一、模型公式

One-pole Debye模型：

One-poleCole-Cole模型

不難發(fā)現(xiàn)，當(dāng)Cole-Cole模型參數(shù)a=0，該模型退化為Debye模型。

二、帶狀線法測量PCB介質(zhì)的復(fù)介電常數(shù)

采用帶狀線法測量PCB介質(zhì)的復(fù)介電常數(shù)，將測量得到的S參數(shù)矩陣轉(zhuǎn)換為ABCD矩陣，

其中，ac為導(dǎo)體損耗，ad為介質(zhì)損耗

根據(jù)上式計(jì)算板材復(fù)介電常數(shù)：

備注：該S參數(shù)為仿真獲得，板材介電常數(shù)設(shè)為常數(shù)，不滿足因果性要求。

從提取結(jié)果來看，Er與Tg是含有大量頻點(diǎn)的數(shù)據(jù)，但是，通常來說，一階Debye模型輸入只能輸入兩個(gè)頻點(diǎn)的結(jié)果數(shù)值，其余頻點(diǎn)的數(shù)值就被忽略了。

三、One-PoleDebye模型擬合多頻點(diǎn)復(fù)介電常數(shù)

假設(shè)：

1、 采用One-PoleDebye模型擬合板材復(fù)介電常數(shù)，主要關(guān)注模型損耗擬合精度

2、 介電常數(shù)Er與正切損耗角tg擬合在損耗公式體現(xiàn)，允許有一定的偏差，且對于高速鏈路的無源指標(biāo)處理與有源仿真幾乎沒有影響。

目標(biāo)函數(shù)：

1、實(shí)際介質(zhì)損耗函數(shù)：實(shí)際通道插損進(jìn)行擬合處理，取出頻率f一次方的擬合系數(shù)，根據(jù)該系數(shù)，計(jì)算出通道實(shí)際介質(zhì)損耗 ；

2、定義介質(zhì)損耗擬合函數(shù)：

3、定義誤差函數(shù)

對于One-Pole Debye模型或One-PoleCole-Cole模型，通過搜索未知參數(shù)

?,采用最小二乘法非線性曲線擬合，使得誤差函數(shù)E最小。

值得注意的是：

1、由于誤差函數(shù)定義與搜索參量之間的是非線性，絕大部分情況下找到的是局部最優(yōu)解，而不是全局最優(yōu)解，因此提供一個(gè)合理的初始值，對于求解到滿足精度要求的結(jié)果也非常重要。

2、如果重點(diǎn)考慮有源仿真的影響，可以引入仿真信號功率譜密度在各頻點(diǎn)的權(quán)重，實(shí)現(xiàn)對不同頻點(diǎn)權(quán)重的處理。

3.1 One-Pole Debye模型擬合結(jié)果：

從板材損耗擬合結(jié)果來看，One-Pole Debye擬合結(jié)果并不是特別好。這是主要由于One-PoleDebye模型可調(diào)整參數(shù)比較有限，同時(shí)，正切損耗角Tg在低頻區(qū)間，偏離測試值較大，導(dǎo)致低頻介質(zhì)損耗過小。

3.2 One-PoleCole-Cole模型擬合結(jié)果：

從板材損耗擬合結(jié)果來看，One-Pole Cole-Cole擬合結(jié)果非常好。這是主要由于One-PoleCole-Cole模型的參數(shù)a，對弛豫時(shí)間進(jìn)行調(diào)整，可以使得模型更好適配板材頻域特性，同時(shí)，正切損耗角Tg在低頻區(qū)間，偏離測試值也非常小。