【干貨】模擬/數(shù)字混合信號的電路板布局布線注意事項及經(jīng)驗分享

1. 簡介

要想了解在使用分辨率等于或高于 12 位 ADC 時可能發(fā)生的問題,需要確定 ADC 能夠處理多小的電壓值。電壓范圍為 2 V 的 8 位 ADC 能夠檢測最小電壓值為 2 V/256 = 0.008 V,即 8 mV 左右。盡管 8 mV 看上去比較小,讓我們把這個值和更高分辨率的 ADC 進(jìn)行比較,表 1 顯示了對具有輸入范圍為±1 V 和分辨率為 8 到 20 位的各 ADC 進(jìn)行的比較。

表 1. ADC 分辨率

當(dāng)分辨率為 20 位時,ADC 能夠處理最小為 2 μV 的電壓。稍微提高增益,您可以處理低于 1 μV 的電壓。另外,包含窄輸入范圍(高 ADC 增益)的低分辨率 ADC 系統(tǒng)也可以處理微伏范圍的電壓值。

使用低分辨率ADC時,1 mV以下的偏移和噪聲源是無意義的。但使用12位到20位ADC時,該值將起著重要作用。 未習(xí)慣于敏感模擬電路的設(shè)計師會容易忽略這些偏差。目前的電子產(chǎn)品越來越小,因此單是較小的電路板幾何形狀就能引起許多問題。

2. 走線電阻確實很重要

當(dāng) PCB 縮小時,走線寬度會更窄,距離更加接近。目前的電子產(chǎn)品中走線寬度和走線之間的間隙一般不超過 6 密耳(0.006 英寸)。即使您指定了大小為 6 密耳的走線,仍可以通過過度蝕刻輕松地使該值降至 4 或 5 密耳。 那么,為什么我們需要留意走線變小的現(xiàn)象?當(dāng)走線變窄時,走線電阻會增加。公式 1 提供了計算走線電阻的標(biāo)準(zhǔn)公式:

公式1

PCB 上走線的厚度為 1 盎司銅,長度為 1 英寸,寬度為 8 密耳,其電阻將為 0.062 歐姆。表 2 顯示的是針對若干走線長度和寬度計算得出的阻抗值。

表2 走線電阻

如表 2 中所示,所有的阻抗都大大低于 1 歐姆。這看上去對電路影響并沒有那么大,但具體情況取決于該走線在電路 板上的位置。如果是高阻抗放大器輸入的走線,就沒問題,但在其他情況下,就會產(chǎn)生影響。再次使用該表并為每個走 線組合通過 5 mA 的電流。雖然 5 mA 的電流不大,并且走線電阻不到 1 Ω,但在使用高分辨率的 ADC 時,組合偏移 會變得十分顯著,如表 3 所示。

表 3. 走線電壓偏移

在該表里,如果流入走線(其寬度為 6 密耳,長度為 2 英寸)的電流為 5 mA,則電壓將為 820 μV,即 0.82 mV 左 右。在表 1 中,請注意,在系統(tǒng)采用的 ADC 分辨率低于 12 位時,該電壓并不顯著。綠色顯示的單元是至少影響到 16 位 ADC 半個最低有效位的條件。黃色顯示的單元表示在使用 12 位或更高 ADC 時導(dǎo)致相同偏差的條件。這時,假設(shè) 12 位和 16 位 ADC 的輸入范圍為 2 伏特(+/- 1 伏特)。

一個示例應(yīng)用(其中該偏移大小引起顯著偏差)是使用熱電偶來測量溫度。如果使用 K 型熱電偶,輸出電壓將為 40 μV/°C左右。那么,410 μV偏移相當(dāng)于超過10°C的偏差。如果相同走線被過度蝕刻,使其寬度降至4密耳,偏差 將增加 50%。通過該示例,可以看到評估信號路徑中的每個 PCB 走線的重要性。雖然 12 位 ADC 不是最壞情況,但如 果 ADC 前面增加 16 倍的增益,相應(yīng)的電壓分辨率等價于 16 位 ADC。

3. 共享返回路徑

設(shè)計帶有混合信號或高精度 ADC 的電路板時, 需要識別電流在 PCB 中的具體位置。走線上幾毫 安(mA)的電流就能造成嚴(yán)重的問題。

當(dāng)數(shù)字器件或高電流模擬器件共享敏感模擬信號的 返回路徑時,走線電阻就會對電路產(chǎn)生影響。此情 況下,高電流的單位不再是安培(A),而是毫安 (mA)。在前一示例中,熱電偶與 5 mA 負(fù)載共 享一個返回路徑。即使將該負(fù)載降至 0.5 mA,偏 差仍然為 1 °C。因此,幾百 μA 的電流影響也比較大。

圖 1 顯示的是一個示例,其中模擬接地和數(shù)字接 地共享一個返回電流路徑,傳感器和 LED 共享另 一個返回電流路徑。這兩個共享路徑可能會導(dǎo)致系 統(tǒng)偏移或增益偏差問題。

圖 1. 信號返回路徑的阻抗

當(dāng)本示例中的 ADC 測量傳感器的輸出電壓時,它 也會測量走線電阻上的電壓。共同接地處與傳感器 電流和 LED 電流合并的位置之間的走線長度越 大,可能發(fā)生的電壓偏移越嚴(yán)重。該偏差的嚴(yán)重性 取決于系統(tǒng)所需的準(zhǔn)確度、傳感器的電壓增益以及 偏移偏差電壓的大小。圖 2 顯示的是 PCB 布局的 一個示例。

圖 2. 共享返回路徑的示例布局

模擬地(VSSA)和您正在測量的所有信號一樣, 起著重要作用。PSoC 的 VSSA 引腳與系統(tǒng)地處之 間的走線長度及其阻抗必須盡可能小。即使幾百 微安(μA)的電流分量共享該路徑,當(dāng)測量幾個 毫伏的信號時,也會導(dǎo)致許多問題。使用單端測量 時,這里的偏移可以被視為測量偏移。在圖 3 中,LED 的電流與供電電流共享一個路徑,但傳 感器使用它自己的路徑。內(nèi)部帶隙參考電路也被連 接到 VSSA。因與 LED 共享返回路徑而消耗的任何 電壓都會使 ADC 參考電壓產(chǎn)生波動,電壓下降的 大小為 I*R。參考電壓和 VSSA 之間的偏移會導(dǎo)致 ADC 增益偏差。

圖 3. 模擬接地路徑的電流

為數(shù)字接地(VSSD)、模擬接地(VSSA)、傳感 器和 LED 提供單獨(dú)的接地路徑后,將沒有共享返 回路徑(參考圖 4)。該傳感器、ADC 和參考電 路都被連接到同一個模擬接地,因此 LED 中的電 流變化幾乎不會對傳感器的輸出產(chǎn)生任何影響。另 外還要注意,在該圖中,傳感器和 VSSA 在同一個 位置上與模擬接地相連。該接地連接的地理位置可 以是一個點(diǎn),或者是極低的阻抗層。

圖 4. 良好的接地連接

通過將差分 ADC 連接到傳感器,可以消除傳感器 返回和高電流共享一個路徑時導(dǎo)致的共模電壓偏 移;請參看圖 1。普通電壓是指傳感器 Vss 和傳感 器輸出的普通偏移。然而,該傳感器的差分連接不 能降低 VSSA 共享接地路徑時產(chǎn)生的偏差 (圖 3)。請參看圖 5。

圖 5. 差分 ADC 和單獨(dú)返回路徑

圖 6 顯示的是一個改進(jìn)路由的示例,包括單獨(dú)的 返回路徑、單獨(dú)的模擬和數(shù)字電源,以及傳感器的 差分連接。

圖 6. 單獨(dú)返回路徑的示例布局

3.1 要謹(jǐn)慎考慮潛在的問題

當(dāng)傳感器共享返回路徑或調(diào)制負(fù)載(如 PWM 驅(qū)動 的 LED)共享 VSSA 引腳時,可能不會立即發(fā)現(xiàn)偏 差。如果調(diào)試負(fù)載與 ADC 完全同步,生成的偏差可 能大,也可能小。如果同步化過程中沒有產(chǎn)生任何 可測量的偏差,那么,開始開發(fā)和測試時,不會發(fā) 現(xiàn)任何問題。但如果在這種情況下修改了 ADC 采樣 率或 PWM 頻率,偏差或噪聲將發(fā)生明顯的變化。 這樣的變化難以測試,因為在許多應(yīng)用程序中,負(fù) 載調(diào)制會根據(jù)不同的環(huán)境或軟件而有所變化。因 此,一個電路板設(shè)計有時候能夠正常運(yùn)行,有時候 則無法工作。因此,即使設(shè)計能夠正常工作,仍然 需要遵循良好的設(shè)計規(guī)則。

4. 模擬和數(shù)字信號的布線

理想情況下,模擬和數(shù)字信號將位于電路板的對立 側(cè)上,但這種情況一般不會發(fā)生。許多設(shè)計都要求 模擬和數(shù)字信號位于同一個區(qū)域內(nèi)。遺憾的是,在 一個區(qū)域內(nèi)同時運(yùn)行較高阻抗的模擬信號和數(shù)字信 號可能引起意外串?dāng)_,該串?dāng)_給模擬信號帶來過大 噪聲。

串?dāng)_是什么?

串?dāng)_指的是沒有直接相連時,一個信號對另一個信 號產(chǎn)生影響的現(xiàn)象。具有快速上升和下降時間的數(shù) 字信號對高阻抗的模擬信號路徑產(chǎn)生影響是最常見 的串?dāng)_現(xiàn)象。數(shù)字信號同樣受串?dāng)_的影響。高速數(shù) 字信號容易影響到其他數(shù)字信號。各信號之間的串 擾類型為:傳導(dǎo)、容性或者感性。在所有情況下, 通過加大各信號之間的距離并縮短它們之間并行的 長度,可以減少信號串?dāng)_。

傳導(dǎo)串?dāng)_的影響一般不大。只有各信號的阻抗過高 (超過 10 MΩ)時,這種串?dāng)_才會造成問題。當(dāng) PCB 上出現(xiàn)泥土、油、鹽或其他液體異物,增大了 各走線之間的 PCB 材料的導(dǎo)電性時,通常會發(fā)生高 傳導(dǎo)串?dāng)_情況。阻抗下降所導(dǎo)致的串?dāng)_會對電路操 作產(chǎn)生不利影響。在某些情況下, 焊接掩?？梢员?護(hù) PCB。但始終會有裸露區(qū),如 PCB 上器件焊接 的位置。如果在使用產(chǎn)品的環(huán)境中發(fā)現(xiàn)這些材料, 必須采用各種措施使 PCB 與這些材料隔離。如果不能使 PCB 與異物隔離,可以在 PCB 上使用外部涂料,但該方法會增加費(fèi)用。

當(dāng)一個走線位于其他層中另一個走線的正上方時, 將發(fā)生容性耦合。銅線之間形成一個電容。這些銅 線重疊部分越多,它們耦合形成的電容越高。通過 減少各信號之間的重疊區(qū)降低該電容,從而減少耦 合。在某些情況下,特別是在雙層電路板上,幾乎 不能消除敏感模擬信號與快速數(shù)字信號交叉的情 況。這時,這些信號需要以 90 o 的角度交叉,以盡 量減少它們之間形成的電容。

如果使用兩層以上的多層電路板,請保證兩個相交信號之間存在電源層,以盡可能減少耦合。請注 意,圖 7 中的電容在兩個走線之間形成,它與重疊區(qū)成正比。

圖 7. 并行走線的容性耦合

如果使用多層電路板,請確保模擬和數(shù)字走線以 90° 的角度相交。這樣可大大減少重疊區(qū),從而降低各 信號之間的容性耦合。圖 8 顯示的是一個示例。

圖 8. 垂直走線的容性耦合

圖 9 顯示的是 PCB 布局的一個示例,其中模擬走線 (紅色)必須與數(shù)字走線(藍(lán)色)交叉。請注意, 模擬和數(shù)字走線之間為 90°。

圖 9. 數(shù)字走線以 90o 與模擬走線交叉

在同一層或相鄰層上運(yùn)行的各條走線可能被磁耦 合。該情況被稱為感性耦合。

感性耦合由三個機(jī)械 特性引起。這些特性為:各走線之間的分離、兩個 并行走線之間的距離、走線和其最接近電源層的距 離。各信號之間的距離以及各信號和接地層之間的 距離都是影響最大的因素,如公式 2 和圖 10 所示。

公式2

圖 10. 感性耦合的空間

正如您能夠發(fā)現(xiàn),走線和接地層之間的距離(即為 高度)是一個重要因素。通過縮短該距離,可能以 高度平方的數(shù)值降低串?dāng)_。如果需要運(yùn)行相鄰的數(shù) 字和模擬走線,那么,使它們接近于接地層會是降 低串?dāng)_的最好方法。

4.2 3W原則

3 W 規(guī)則規(guī)定了各邏輯走線(中心到中心)之間的 距離必須為走線寬度的三倍。例如,如果 PCB 上走 線的寬度為 0.008 英寸,則兩個相鄰走線中心之間 的距離將為 0.024 英寸(0.008 英寸 x 3),其邊緣 的距離為 0.016 英寸(0.008 英寸 x 2)。這樣可使 每個走線處在另一個走線的 70%磁通量邊界范圍 外。為了能夠位于 98%磁通量邊界的范圍外,兩個 相鄰走線之間的距離必須為走線寬度的 10 倍。這些 條件都取決于各走線的阻抗以及各信號的上升時 間。請參看圖 11。

圖 11. 3 W 規(guī)則的示例

減少(在電路板同一側(cè)上運(yùn)行的相鄰)信號之間的 耦合的另一個方法是在這些信號之間放置一個防護(hù) 線,并將之接地。這樣可以減少各信號之間的容性 耦合。請參看圖 12。

圖 12. 使用防護(hù)線

在多層電路板中,各層之間的距離不一樣。例如, 在厚度為 0.062 英寸的 4 層電路板中,與第二層和 第三層之間的距離相比,第一層和第二層之間的距 離更小。因此,在同一個區(qū)域內(nèi)走模擬和數(shù)字信號 時,請將各走線分布到非相鄰層上,可以盡可能擴(kuò) 大它們之間的距離。

多電源域

在敏感模擬系統(tǒng)中,需要將模擬電源和數(shù)字電源分開。一般建議使用獨(dú)立的外部模擬和數(shù)字電壓調(diào)節(jié)器。如果額外電壓調(diào)節(jié)器的成本過高,并且您的設(shè)計中數(shù)字部分不包括高速或 高電流切換功能,可以使用單個電壓調(diào)節(jié)器。就如您擁有獨(dú)立的調(diào)節(jié)器時,要注意要在設(shè)計上始終隔離模擬和數(shù)字的電源電 路。分別為模擬電源(VDDA、VSSA)和數(shù)字電源(VDDD、VSSD)提供獨(dú)立的電源和接地信號。請盡可能縮短這兩個電源 (模擬和數(shù)字電源)與電路板電源之間連接的距離。電路板電源的輸出阻抗一般較低,所以通過上述連接,數(shù)字電源幾乎不 會對模擬電源產(chǎn)生影響。

接地層

接地層在混合信號設(shè)計中始終有用,但對于某個已給的設(shè)計,額外層成本較高。即使在雙層電路板中,也可以在敏感模

擬部分添加部分層。無論您是否使用接地層,都需要確保返回路徑與電源之間的連接最短。請注意,如果接地層電源電

路的阻抗不夠低,或者過度分散該層,則不能利用該層改善您的設(shè)計。在雙層電路板上,不要僅僅依靠最后的地平面填

充,因為這樣可能帶來高阻抗的接地路徑。如不仔細(xì)檢查,很難發(fā)現(xiàn)這樣的缺陷。比較好的設(shè)計習(xí)慣是,先通過走線布

局好接地路徑,然后進(jìn)行地平面填充。

如果在您的設(shè)計中能夠使用單獨(dú)的模擬和數(shù)字接地層,那么幾乎在所有情況下,它們需要在一個單點(diǎn)上相連。該單點(diǎn)需 要位于電源和 SoC 器件之間。

當(dāng)僅用一個單電壓調(diào)節(jié)器時,只在模擬和數(shù)字組件相互隔離的情況下,對地平面可以不做分割。

5. 旁路電容

5.1 電容選擇

表 4. 旁路電容連接的匯總

圖 15.電源連接的示例 原理圖

用于電源穩(wěn)定性的電容有兩種:旁路電容和大容量電容。有些時候大容量電容還被稱為儲能電容。旁路電容必須位于組 件電源引腳附近。使用旁路電容可以消除高頻噪聲并為瞬間變換提供電流。這些電容的取值范圍為 0.001 μF 到 0.1 μF。 NPO、X5R 及 X7R 等介電電容是優(yōu)良的旁路電容。這些電容的取值范圍為幾百皮法(pF)到幾微法(μF)。

儲能電容通常位于電壓調(diào)節(jié)器附近。如果電路板的較大(超過幾平方英寸),并各處都有一些有源器件,那么,這些電 容將分布在整個電路板上。儲能電容可以在較長時間內(nèi)供電,并可以濾除低頻噪聲。在具有高電流信號或電源的電路板 中,儲存電容的取值范圍為 1 μF 到 100 μF,或更大的值。X5R、鉭和一些表面組裝電解電容都適合該用途。

旁路電容一般只為 0.01 μF 或 0.1 μF。推薦進(jìn)行一些簡單的計算操作,以得到最佳的儲能電容。如果該值過高,則表示 儲能電容超過您所需要的電容。如果該值太低,會使電源紋波過大并造成噪聲。請使用下面公式:

電容計算公式

6. 所有電容并不是等同的

當(dāng)為各種應(yīng)用選擇一個電容(甚至一個簡單的旁路電容)時,它的規(guī)范是非常重要的。電壓和溫度系數(shù)是兩個最常被忽略的電容規(guī)范,但能夠在正常操作的環(huán)境下大大影響器件電容。

器件變得越來越小,需要對性能和大小進(jìn)行權(quán)衡。標(biāo)稱值為 1 uF,耐壓為 6.3 V 的電容,在電壓為 5 V 時,電容值可 以小于 0.1 uF。因此,您需要注意電壓系數(shù)。另外,不假設(shè)全部器件系列的電壓系數(shù)是相同的。電壓系數(shù)和溫度系數(shù) 可以因不同封裝而有大變化。與 0603 封裝相比,0805 封裝具有較好的電壓系數(shù),但有時會反過來。因此請閱讀數(shù)據(jù) 手冊。如果數(shù)據(jù)手冊中沒有提供電容器的溫度和電壓系數(shù),請考慮使用其他制造商的電容器。

7. 混合信號 PCB 的規(guī)則匯總

設(shè)計混合信號的電路板時,必須遵循下列規(guī)則:

1. 考慮單獨(dú)的模擬和數(shù)字電源。

2. 了解所有返回路徑。

3. 雖然價格昂貴,但如果可能,請使用四層電路板。

4. 請勿將模擬信號與時鐘或快速數(shù)字信號并行布線。

5. 如果模擬和數(shù)字信號必須交叉,請確保這些信號以 90 o 相交,以便使耦合電容最小。

6. 電源層應(yīng)該出現(xiàn)在其信號線相應(yīng)的區(qū)域。例如,在模擬電源層上只運(yùn)行模擬信號。

7. 將旁路電容放置在與 IC 盡可能近的位置。另外,還要確保電源信號的旁路連接為低阻抗。

8. 若可以,請在電路板上使用獨(dú)立的模擬和數(shù)字信號以及獨(dú)立的數(shù)字和模擬組件。指定 PCB 的“模擬”和“數(shù)字” 區(qū)域。

9. 對高阻抗輸入信號應(yīng)避免過長的走線,否則它會像天線那樣耦合噪聲進(jìn)入信號鏈路。

10. 盡可能擴(kuò)大電源走線的寬度以降低阻抗。

11. 將模擬信號放置在離接地層最近的位置,以便最小化電感串?dāng)_。

12. 將各層之間的電源信號相連時,請使用大型或多個過孔,重要可以降低阻抗。

13. 盡可能降低數(shù)字信號的數(shù)字上升和下降時間。

14. 使用防護(hù)線使模擬和數(shù)字信號相互隔離。

8. PCB 布局和自動布線的工具

PCB 布局工具有 20 年的使用歷史。通過使用這些工具可以對各信號進(jìn)行分組,并為走線長度和各走線之間的距離提供 不同的規(guī)則。從而避免發(fā)生錯誤。自動布線越來越強(qiáng)大,并具備許多個常用工具。這些工具遵循手動路由時所要求的相 同規(guī)則。熟練的 PCB 布局設(shè)計師可以使用這些規(guī)則來提高自動布線的性能。雖然這些工具非常強(qiáng)大,但仍需要特別注 意模擬和數(shù)字信號的布線方式。特意推薦您先手動走電路板上的敏感部分,然后才通過自動布線走剩下的其他不重要部 分。不管使用哪個方式,都要確保檢查最后布線。

將各器件放置在最佳的位置對手動布線和自動布線都有很大的幫助。器件放置和電路板布局都安排好后,可以使用簡單 的測試來驗證共享返回路徑是否存在問題。打印該電路板布局并在電源和每個組件之間畫出最直接的路徑。為模擬組件 和數(shù)字組件分別使用兩種不同的顏色。如果這兩種顏色交叉,需要重新評估您的設(shè)計。請參考圖 19。

圖 19. 在 PCB 布局上繪制返回路徑