ic設(shè)計(jì)需要看哪些書_數(shù)字ic設(shè)計(jì)經(jīng)典書籍推薦

IC設(shè)計(jì)，Integrated Circuit Design，或稱為集成電路設(shè)計(jì)，是電子工程學(xué)和計(jì)算機(jī)工程學(xué)的一個(gè)學(xué)科，其主要內(nèi)容是運(yùn)用專業(yè)的邏輯和電路設(shè)計(jì)技術(shù)設(shè)計(jì)集成電路（IC）。本文主要介紹數(shù)字ic設(shè)計(jì)經(jīng)典書籍，具體的跟隨小編一起來了解一下。

1、《Verilog HDL高級(jí)數(shù)字設(shè)計(jì)》

中文版和原著。這本書本人以為是講Verilog方面的最好的一本書，看完此書后，相信大家的code水平會(huì)有很大提高。書中例子及其豐富，涵蓋了RISC、UART、異步FIFO、數(shù)字信號(hào)處理、乘法器和觸發(fā)器，其中一章講一個(gè)簡(jiǎn)單RISC的部分尤其值得仔細(xì)揣摩，可以令大家受益匪淺。書中很好的貫穿了code風(fēng)格與綜合電路的關(guān)系，以及狀態(tài)機(jī)的寫法?？赐甏藭銜?huì)發(fā)現(xiàn)，原來任何功能都可以通過狀態(tài)機(jī)來實(shí)現(xiàn)，而狀態(tài)機(jī)的寫法又那么像八股文。最關(guān)鍵的部分還是通過該模塊的功能要求畫出ASM圖，其實(shí)到這里，已經(jīng)和軟件差不多了。

另外就是testbench的編寫，書中有大量的測(cè)試代碼，編寫的極具技巧，充分體現(xiàn)了測(cè)試的思想。書中的代碼都可以在網(wǎng)站上下載到，學(xué)習(xí)起來很方便。

2、《設(shè)計(jì)與驗(yàn)證verilog hdl》

這本書是先鋒工作室出版的一本Verilog及EDA應(yīng)用書籍，現(xiàn)在市場(chǎng)上關(guān)于 Verilog 的書籍大多數(shù)是介紹語法和建模的，沒有真正體現(xiàn)出理論性與實(shí)用性的結(jié)合。重點(diǎn)推薦第五章《RTL 設(shè)計(jì)與編碼指導(dǎo)》和第六章《如何寫好狀態(tài)機(jī)》。

3、《專用集成電路設(shè)計(jì)實(shí)用教程》 浙江大學(xué)出版社

這本書是我見過的講綜合的比較全面、系統(tǒng)的書。作者顯然在DC方面有極其豐富的經(jīng)驗(yàn)。全書娓娓道來，把綜合的原理和應(yīng)用講的一清二楚。從Design Compiler 到Prime Time，從DFT Compiler到Power Compiler，涵蓋和數(shù)字前端的各個(gè)方面。書中圖文并茂，綜合中可能遇到的問題都有所提到，包括如何優(yōu)化電路和消除時(shí)序違例。尤其是對(duì)DFT Compiler的講解，本人以為大公司的培訓(xùn)文檔也不過如此。

4、《數(shù)字集成電路--系統(tǒng)與設(shè)計(jì)》&《數(shù)字集成電路分析與設(shè)計(jì)深亞微米工藝》

中文版和原著，都很搶手。內(nèi)容差不多，都是數(shù)字IC的入門教程，涵蓋了從器件到連線到系統(tǒng)的各個(gè)方面，以及設(shè)計(jì)時(shí)應(yīng)該注意的方面，經(jīng)典的解決方案，每一章拿出來都是一個(gè)研究課題。我有一個(gè)師兄在西安華訊工作，聊天時(shí)就說工程中遇到的絕大部分問題在這兩本書上都提到過。不過非微電專業(yè)的同學(xué)可能剛一看比較難，因?yàn)榇蟛糠謨?nèi)容是偏底層的理論，需要仔細(xì)看，邊看邊思考。

5、《SOC設(shè)計(jì)方法與實(shí)現(xiàn)》郭煒等 電子工業(yè)出版社

這本書比較基礎(chǔ)的介紹了數(shù)字IC設(shè)計(jì)的流程和特點(diǎn)，可以讓初學(xué)者在最快的時(shí)間內(nèi)形成一個(gè)體系架構(gòu)。

《SoC設(shè)計(jì)方法與實(shí)現(xiàn)》結(jié)合SoC設(shè)計(jì)的整體流程，對(duì)SoC設(shè)計(jì)方法學(xué)及如何實(shí)現(xiàn)進(jìn)行了全面介紹。全書共分14章，主要內(nèi)容包括：SoC的設(shè)計(jì)流程、SoC的架構(gòu)設(shè)計(jì)、電子級(jí)系統(tǒng)設(shè)計(jì)、IP核的設(shè)計(jì)與選擇、RTL代碼編寫指南、先進(jìn)的驗(yàn)證方法、低功耗設(shè)計(jì)技術(shù)、可測(cè)性設(shè)計(jì)技術(shù)及后端設(shè)計(jì)的挑戰(zhàn)。書中不僅融入了很多來自于工業(yè)界的實(shí)踐經(jīng)驗(yàn)，而且介紹了SoC設(shè)計(jì)領(lǐng)域的最新成果，可以幫助讀者掌握工業(yè)化的解決方案，使讀者能夠及時(shí)了解SoC設(shè)計(jì)方法的最新進(jìn)展。

6、《計(jì)算機(jī)組織與體系結(jié)構(gòu)性能設(shè)計(jì)》

現(xiàn)在出到第七版。這是計(jì)算機(jī)體系結(jié)構(gòu)方面世界公認(rèn)的經(jīng)典教材。有些人覺著這是3系看的書。其實(shí)我覺著體系結(jié)構(gòu)是我們國內(nèi)做IC設(shè)計(jì)和國外IC設(shè)計(jì)比最大的缺陷，整個(gè)芯片組織的不好，體系結(jié)構(gòu)不夠健壯，單個(gè)module做的再精細(xì)也沒什么大用處。這也是為什么我們的IC設(shè)計(jì)只能跟著國外的標(biāo)準(zhǔn)和協(xié)議走的原因?，F(xiàn)在國內(nèi)的IC設(shè)計(jì)現(xiàn)狀就是，別人把一個(gè)系統(tǒng)或體系做成標(biāo)準(zhǔn)和協(xié)議，我們把它讀懂，按照人家規(guī)定的一點(diǎn)一點(diǎn)寫出代碼，這其實(shí)是很悲慘的一件事情。

7、《計(jì)算機(jī)系統(tǒng)組成與體系結(jié)構(gòu)》

《計(jì)算機(jī)體系結(jié)構(gòu)：量化研究方法（第5版）》是最權(quán)威的計(jì)算機(jī)體系結(jié)構(gòu)著作，是久負(fù)盛名的經(jīng)典作品。

書中系統(tǒng)地介紹了計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)基礎(chǔ)、指令集系統(tǒng)結(jié)構(gòu)、流水線和指令集并行技術(shù)、層次化存儲(chǔ)系統(tǒng)與存儲(chǔ)設(shè)備、互連網(wǎng)絡(luò)以及多處理器系統(tǒng)等重要內(nèi)容。在這個(gè)最新版中，作者增加了當(dāng)前炙手可熱的云計(jì)算和手機(jī)客戶端技術(shù)等相關(guān)內(nèi)容，探討了在手機(jī)、平板電腦、筆記本電腦和其他移動(dòng)計(jì)算設(shè)備上云計(jì)算的軟硬件實(shí)現(xiàn)方式。

8、《CMOS數(shù)字集成電路——分析與設(shè)計(jì)（第三版）》

《CMOS數(shù)字集成電路：分析與設(shè)計(jì)（第3版）》詳細(xì)講述CMOS數(shù)字集成電路的相關(guān)內(nèi)容，反映現(xiàn)代技術(shù)發(fā)展水平并提供了電路設(shè)計(jì)的最新資料?！禖MOS數(shù)字集成電路：分析與設(shè)計(jì)（第3版）》共十五章。前八章詳細(xì)討論MOS晶體管的相關(guān)特性和工作原理、基本反相器電路設(shè)計(jì)、組合邏輯電路及時(shí)序邏輯電路的結(jié)構(gòu)與工作原理；第9章介紹應(yīng)用于先進(jìn)VLSI芯片設(shè)計(jì)的動(dòng)態(tài)邏輯電路，第10章介紹先進(jìn)的半導(dǎo)體存儲(chǔ)電路，第11章介紹低功耗CMOS邏輯電路，第12章介紹雙極性晶體管基本原理和BiCMOS數(shù)字電路設(shè)計(jì)，第13章詳細(xì)介紹芯片的I/O設(shè)計(jì)，最后兩章分別討論電路的可制造性設(shè)計(jì)和可測(cè)試性設(shè)計(jì)這兩個(gè)重要問題。

9、《Verilog編程藝術(shù)》

內(nèi)容面向工程實(shí)際，講了不少實(shí)際項(xiàng)目中遇到的問題及設(shè)計(jì)技巧，挺有參考價(jià)值，相比于一般的教科書，這本書更加注重Verilog編程的方法論和實(shí)用性。適合具有一定verilog基礎(chǔ)的人閱讀，可作為ASIC開發(fā)人員和管理人員的參考書，也可作為電子類專業(yè)研究生的參考書，可以進(jìn)一步提高讀者的verilog編程能力。

比較深入的探討如何避免使用易混淆和易錯(cuò)誤的語句，主要分為七個(gè)部分：設(shè)計(jì)原則、語言通行、書寫文檔、高級(jí)設(shè)計(jì)、時(shí)鐘和復(fù)位、驗(yàn)證之路、其他部分。本書對(duì)這些部分做了重點(diǎn)的探討：verilog編碼風(fēng)格、verilog-2001的新特性、簡(jiǎn)潔高效的編程、容易出錯(cuò)的語言元素、可配置設(shè)計(jì)、時(shí)鐘生成、復(fù)位設(shè)計(jì)、驗(yàn)證方法等。另外，本書還對(duì)systemverilog做了簡(jiǎn)單的介紹。

10、《硬件架構(gòu)的藝術(shù)：數(shù)字電路的設(shè)計(jì)方法與技術(shù)》阿羅拉 （Mohit Arora）

本書揭示硬件架構(gòu)的設(shè)計(jì)藝術(shù)，涵蓋作者從事芯片設(shè)計(jì)行業(yè)十多年的經(jīng)驗(yàn)和研究成果。本書共分9章，第1章介紹亞穩(wěn)態(tài)的概念、量化方法和減少其影響的技術(shù)；第2章介紹同步設(shè)計(jì)的時(shí)鐘技術(shù)，并提出可行的時(shí)鐘方案以及系統(tǒng)復(fù)位策略。第3章介紹在設(shè)計(jì)中使用異步時(shí)鐘或“處理多個(gè)時(shí)鐘”時(shí)會(huì)出現(xiàn)的問題及解決方法。第4章介紹時(shí)鐘分頻器的各個(gè)方面和實(shí)現(xiàn)方法。第5章講述低功耗設(shè)計(jì)技術(shù)，以減少動(dòng)態(tài)和靜態(tài)功耗。第6章介紹如何把流水線技術(shù)應(yīng)用在處理器的設(shè)計(jì)中，從而提高性能；第7章討論使用最佳字節(jié)順序的方法；第8章闡述去抖動(dòng)技術(shù)，以消除毛刺和噪聲。第9章介紹電磁干擾的原理、規(guī)程、標(biāo)準(zhǔn)和認(rèn)證，以及電磁干擾的影響因素和減少電磁干擾的方法。