0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Broadcom使用Cadence Spectre FMC Analysis進行時序變化分析

Cadence楷登 ? 來源:Cadence楷登 ? 作者:Cadence楷登 ? 2025-04-19 14:57 ? 次閱讀

本文翻譯轉載于:Cadence Blog

作者:Vinod Khera

e3c27cc4-1a9d-11f0-9310-92fbcf53809c.png

對于最新的微型半導體制作工藝而言,制程工藝變化和器件不匹配帶來了深遠影響。復雜制程工藝也會影響器件生產的可變性,進而影響整體良品率。 蒙特卡洛(MC)仿真使用重復的隨機抽樣方法,將工藝變化與電路性能和功能聯系起來,從而確定它們對良品率的影響。然而,要進行全面的設計空間研究,設計團隊需要完成大量的 MC 仿真才能達到必要的可信度。

一個芯片上的數十億個元件,再加上工藝變化和器件不匹配,我們能運行數十億次統(tǒng)計仿真并耗費大量時間進行驗證嗎?

運行數百萬次甚至數十億次仿真所需的時間和運算資源是不切實際的,因此,我們迫切需要在提高效能的同時滿足統(tǒng)計準確度要求。使用 Cadence Spectre FMC Analysis,Broadcom 取得了良好的成果,并且顯著提升了生產力。此外,Spectre 仿真的多處理器模式在保證準確度的同時進一步縮短了運行時間。本文將探討 Broadcom 借助 Spectre FMC 實現的準確度和性能提升,內容摘錄自 Broadcom 團隊之前的 CadenceLIVE Silicon Valley 2024 演講。

為何制程工藝變化總是捉摸不定?

半導體代工廠通過開發(fā)統(tǒng)計模型來準確形容器件級別的變化。這樣便可通過兼顧工藝變化的設計技術來最大程度降低集成電路(IC)故障的可能性。MC 仿真可使用這些統(tǒng)計模型來識別最壞情況并確保良品率符合預期。然而,這些仿真需要耗費大量的計算資源和時間,對于芯片上經常使用且具有低故障要求的設計模塊來說更是如此,例如標準單元、存儲位單元和模擬 IP(ADC、DAC、PLL 和帶隙基準等)。

盡管仿真工具和大規(guī)模計算資源(如多核和云計算)方面已經非常先進了,執(zhí)行計算密集型 MC 仿真仍然不切實際,多數情況下根本不可能完成。對于高 sigma MC 分析來說更是如此,這里可能需要超過 10 億次仿真才能獲得高良品率。例如,用 25 億個樣本來確認6σ。

e3df93ea-1a9d-11f0-9310-92fbcf53809c.png

為了在更少的仿真次數和更短的時間內準確估計良品率并判斷最壞情況,半導體行業(yè)需要使用 EDA 工具。要實現快速、精確的高 sigmaMC 分析,具有一流仿真能力的先進 EDA 解決方案必不可少。

解決方案:

Cadence Spectre FMC Analysis

為了克服上述挑戰(zhàn),Cadence 開發(fā)了 Spectre FMC Analysis,將其作為 Spectre Simulation Platform 的一部分,引領行業(yè)步入高性能 SPICE 精確電路仿真。

e3f2208c-1a9d-11f0-9310-92fbcf53809c.png

它使用人工智能增強技術,以便:

●在不影響統(tǒng)計準確度的情況下,盡早、盡快地估計良品率

●發(fā)現統(tǒng)計異常值和最壞情況樣本

●與傳統(tǒng) MC 分析相比,在大幅度減少的仿真次數內提取有用的統(tǒng)計信息

Broadcom 為何選擇采用

Spectre FMC Analysis?

Broadcom 需要的解決方案必須滿足以下要求:能夠準確地測量和驗證變化模型、具有成本效益并且能無縫整合進現有的 IC 設計流程。此外,還必須具備可擴展性,以滿足當下和未來的設計需求。通過與 Cadence 合作,Broadcom 將 Spectre FMC Analysis 用于與時序相關的準確度和分析項目中。

該產品為 Broadcom 帶來的好處包括:

●在高 sigma 下獲得高精度

●應用現有 License Pool 的能力

●命令行界面 (CLI) 友好

●輕松整合進現有的 IC 設計流程 Distributed processing

●分布式處理

●易于擴展

●變化準確度認證

案例研究:

Non-Gaussian 分布

為了研究 Spectre FMC 的準確度和性能,Broadcom 團隊提出了一個具有 long tail 的案例,該案例不是嚴格的 Gaussian 分布。

e4079e30-1a9d-11f0-9310-92fbcf53809c.png

結果表明,Spectre FMC 有能力處理這樣充滿挑戰(zhàn)的分布。通過對比傳統(tǒng) MC 和 Spectre FMC 的性能數據,Broadcom 團隊獲得了更大的信心。

e41945fe-1a9d-11f0-9310-92fbcf53809c.png

如果不使用 Spectre FMC Analysis,處理每個作業(yè)需要 12 小時,總運行時間約為 245 個月的 CPU 時間,需要使用 1000 個 Spectre License。使用 Spectre FMC,每個作業(yè)平均需要 0.2 小時左右,需要使用 300 個 Spectre License,總 CPU 時間也縮短為 14 個月。在 Spectre FMC Analysis 的助力下,Broadcom 在一個月左右的時間內完成了該項目,證明該產品能夠帶來顯著的性能提升。

Cadence Spectre FMC 優(yōu)勢

在與 Broadcom 現有 IC 設計流程無縫整合的同時,Spectre FMC 還大大提高了準確度和性能。在適當的許可條件下運行時,Broadcom 每個 CPU 處理每個作業(yè)的效率提升 60 倍左右。即便減少 License 的數量,該產品帶來的優(yōu)勢仍然十分顯著,整體性能大約提高了 18 倍。Broadcom 提到,使用 Spectre FMC 的主要優(yōu)勢在于提升精確度和顯著縮短運行時間。確保有足夠的 License Pool 至關重要。此外,該產品的命令行簡單易用,且具有強大的可擴展性,非常適合用于高效探索整個設計空間。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5420

    文章

    11955

    瀏覽量

    367219
  • 半導體
    +關注

    關注

    335

    文章

    28613

    瀏覽量

    232815
  • Cadence
    +關注

    關注

    67

    文章

    965

    瀏覽量

    143859
  • 制程工藝
    +關注

    關注

    0

    文章

    46

    瀏覽量

    9562

原文標題:Broadcom 使用 Spectre FMC(Fast-MC)快速蒙特卡羅 進行時序變化分析

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏

    評論

    相關推薦
    熱點推薦

    DDR3內存的PCB仿真與設計

    本文主要使用了Cadence公司的時域分析工具對DDR3設計進行化分析,介紹了影響信號完整性的主要因素對DDR3進行時序
    發(fā)表于 07-24 11:11 ?5780次閱讀
    DDR3內存的PCB仿真與設計

    如何利用FPGA進行時序分析設計

    邏輯。而對其進行時序分析時,一般都以時鐘為參考的,因此一般主要分析上半部分。在進行時序分析之前,需要了解
    發(fā)表于 04-03 11:19

    tcl命令用于時序分析如何檢查輸入或輸出的時間?

    我只有非常有限的知識來使用tcl命令進行時序分析(不用于時序約束,僅用于時序分析)。這些命令如下:check_timingreport_ti
    發(fā)表于 03-11 13:41

    如何用Cadence里的spectre仿真諧振回路Q值?

    如何用Cadence里的spectre仿真諧振回路Q值?
    發(fā)表于 06-24 06:55

    Cadence高速PCB的時序分析

    Cadence高速PCB的時序分析:列位看觀,在上一次的連載中,我們介紹了什么是時序電路,時序分析
    發(fā)表于 07-01 17:23 ?0次下載

    時序計算和Cadence仿真結果的運用

    時序計算和Cadence 仿真結果的運用中興通訊康訊研究所 EDA 設計部 余昌盛 劉忠亮摘要:本文通過對源同步時序公式的推導,結合對SPECCTRAQuest 時序仿真方法的
    發(fā)表于 12-21 09:05 ?172次下載

    電路變化分析實驗課件

    電路變化分析實驗
    發(fā)表于 01-27 08:47 ?0次下載
    電路<b class='flag-5'>變化分析</b>實驗課件

    Cadence高速PCB的時序分析

    Cadence 高速 PCB 的時序分析 1.引言 時序分析,也許是 SI 分析中難度最大的一部
    發(fā)表于 04-05 06:37 ?0次下載

    Cadence PCB SI分析特性阻抗變化因素教程

    Cadence PCB SI分析特性阻抗變化因素教程 Cadence 的PCB SI工具是一個強大的SI分析軟件,下面我們將采用SI這個軟
    發(fā)表于 03-21 18:37 ?3670次閱讀
    <b class='flag-5'>Cadence</b> PCB SI<b class='flag-5'>分析</b>特性阻抗<b class='flag-5'>變化</b>因素教程

    靜態(tài)時序分析基礎及應用

    _靜態(tài)時序分析(Static_Timing_Analysis)基礎及應用[1]。
    發(fā)表于 05-09 10:59 ?31次下載

    進行時序分析時為什么CPR操作得出的效果卻是相反的?

    進行時序分析時片上工藝差別通常會導致嚴重的“時鐘悲觀效應”。這種問題可以通過CPR(Clock Pessimism Reduction)操作來恢復.然而經常有用戶咨詢我們說在他們的設計中CPR操作
    發(fā)表于 02-07 18:04 ?1527次閱讀

    Vivado進行時序約束的兩種方式

    上面我們講的都是xdc文件的方式進行時序約束,Vivado中還提供了兩種圖形界面的方式,幫我們進行時序約束:時序約束編輯器(Edit Timing Constraints )和時序約束
    的頭像 發(fā)表于 03-08 17:17 ?2w次閱讀
    Vivado<b class='flag-5'>進行時序</b>約束的兩種方式

    SK部署Cadence仿真器進行FastSPICE功能驗證

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布,SK hynix Inc. 已部署 Cadence? Spectre? FX Simulator 仿真器,用于對其面向 PC 和移動應用的 DDR4 和 D
    的頭像 發(fā)表于 04-08 14:49 ?2166次閱讀

    DB GlobalChip有效運用CadenceSpectre FX和AMS Designer,將IP驗證速度加快2倍

    Cadence Spectre 技術助力 DB GlobalChip 加速模擬和混合信號 IP 開發(fā) 中國上海,2023 年 6 月 25 日 —— 楷登電子(美國 Cadence 公司
    的頭像 發(fā)表于 06-25 12:25 ?1396次閱讀

    使用IBIS模型進行時序分析

    電子發(fā)燒友網站提供《使用IBIS模型進行時序分析.pdf》資料免費下載
    發(fā)表于 10-21 10:00 ?1次下載
    使用IBIS模型<b class='flag-5'>進行時序</b><b class='flag-5'>分析</b>

    電子發(fā)燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品