ADA4355位接收器μModule的可編程跨阻抗和電流技術(shù)手冊(cè)

概述
ADA4355 是一款完整的高性能電流輸入 μModule ^?^ 。為了節(jié)省空間，ADA4355 包括所有必需的有源和無(wú)源元件，以實(shí)現(xiàn)完整的電流位數(shù)據(jù)采集解決方案，支持小型光學(xué)模塊和多通道系統(tǒng)。
數(shù)據(jù)表：*附件：ADA4355位接收器μModule的可編程跨阻抗和電流技術(shù)手冊(cè).pdf

該套件的高速跨阻放大器（TIA）支持 10 ns 脈沖寬度，從而為飛行時(shí)間 (ToF) 的測(cè)量提供了高空間分辨率。此外，ADA4355 包含三個(gè) TIA 增益 (T Z ) 設(shè)置，以較大限度地提高動(dòng)態(tài)范圍。內(nèi)部可選模擬低通濾波器 (LPF) 可以將套件帶寬限制在 100 MHz 的轉(zhuǎn)折頻率，以較大限度地降低寬帶噪聲，同時(shí)還可以作為 125 MSPS模數(shù)轉(zhuǎn)換器的抗混疊濾波器。對(duì)于較低帶寬的信號(hào)或較寬的信號(hào)脈沖（例如 20μs 或更寬），濾波器可以將截止頻率設(shè)置為 1.0 MHz，進(jìn)行額外降噪。

14 位 ADC 以高達(dá) 125 MSPS 的速率轉(zhuǎn)換放大的電壓信號(hào)，并通過(guò)兩條串行低壓差分信號(hào) (LVDS) 數(shù)據(jù)通道輸出數(shù)字化信號(hào)，每條通道的速率最高可達(dá) 1 Gbps。數(shù)據(jù)時(shí)鐘輸出 (DCO) 工作頻率高達(dá) 500 MHz，支持雙倍數(shù)據(jù)速率 (DDR) 操作。

ADA4355 從大輸入電流信號(hào)中實(shí)現(xiàn)快速過(guò)驅(qū)恢復(fù)，采用 12.00 mm × 6.00 mm CSP_BGA 封裝，工作溫度范圍為 40°C 至 +85°C。

應(yīng)用

• 電流電壓轉(zhuǎn)換

• 化學(xué)分析儀

• 質(zhì)譜分析

• 飛行時(shí)間

• 光纖檢測(cè)

• OTDR

  • 光學(xué)放大器

  • 可重新配置的光分插復(fù)用器（ROADM）

    特性

• 高性能、電流輸入、數(shù)據(jù)采集 μModule，括 TIA、模擬濾波器、ADC 驅(qū)動(dòng)器和 ADC

  • 3 個(gè)可選的 TZ 設(shè)置：2 kΩ,、20 kΩ 和 200 kΩ
  • ADC 的內(nèi)部 1.8 V LDO
  • 所有無(wú)源組件，包括電源去耦

• 小尺寸：12.00 mm × 6.00 mm CSP_BGA

• 采用 3.3 V 單電源供電

• 滿量程輸入電流為 800 μA (TZ = 2 kΩ)

• 快速輸入過(guò)載恢復(fù)

• 高模擬輸入電流至 40 mA

• 模擬濾波器，用于降噪和抗混疊濾波

  • 可選的 1.0 MHz 和 100 MHz LPF 帶寬

• 低輸入?yún)⒖茧娏髟肼暎?6 pA rms

• TZ = 200 kΩ，65536 平均值，1 MHz 模擬濾波器

• 支持低至 10 ns 的輸入脈沖寬度

• 采樣率高達(dá) 125 MSPS 的 14 位 ADC

• 串行 LVDS 數(shù)據(jù)輸出

• SPI 控制接口

• 靜態(tài)功率：546 mW，啟用 LDO

• 溫度范圍：?40 °C 至 +85 °C

框圖

ADC SPI時(shí)序圖

引腳配置描述

典型性能特征

工作原理

ADA4355集成了一個(gè)場(chǎng)效應(yīng)晶體管（FET）、帶有三種可切換增益（2 kΩ、20 kΩ和200 kΩ ）的跨阻放大器（TIA ）。增益切換設(shè)計(jì)用于將導(dǎo)致緩慢建立時(shí)間和緩慢過(guò)載恢復(fù)的誤差源降至最低。內(nèi)部過(guò)流限制電路允許輸入電流超過(guò)滿量程電流，同時(shí)仍能實(shí)現(xiàn)快速過(guò)載恢復(fù)。差分模式下，過(guò)流保護(hù)功能可使高達(dá)40 mA的模擬輸入電流持續(xù)流入，而不會(huì)對(duì)TIA造成損壞。如圖2所示，TIA的正節(jié)點(diǎn)偏置為1.65 V。

圖77展示了整個(gè)系統(tǒng)的傳遞函數(shù)。由于光電探測(cè)器僅在一個(gè)方向（吸收或源出 ）提供電流，因此整個(gè)傳遞函數(shù)存在0.825 V的偏移，以最大化ADC的輸入范圍。當(dāng)輸入電流為0 μA時(shí)，ADC差分輸入為0.825 V。隨著輸入電流增加，TIA輸出向地（GND）降低。當(dāng)輸入電流達(dá)到1.65 V/T(_z)時(shí)，總輸出為地電平，將ADC差分輸入電壓限制為 - 0.825 V。正滿量程輸入電流為1.65 V/T(_z) ，并且有空間測(cè)量低至 - 0.175 V/T(_z) 的負(fù)輸入電流。

應(yīng)用信息

電源與電源控制

12 mm × 6 mm的CSP_BGA封裝有多個(gè)引腳用于支持ADA4355的電源需求，其中12個(gè)引腳分別用于VCC、一個(gè)引腳用于VEA、VED和VLD。將VCC連接到干凈的3.3 V電源，為ADA4355的模擬內(nèi)核和片上LDO供電。將所有VCC引腳連接到3.3 V電源至關(guān)重要。VLD連接到片上1.8 V LDO輸出，而VEA和VED是ADC電源引腳。要為ADC供電，需通過(guò)片上LDO將VLD連接到VEA和VED，并將VLDEN拉高（見(jiàn)圖3 ）。

如果需要外部1.8 V電源，可將VLDEN拉低，并將VEA和VED連接到外部1.8 V電源（見(jiàn)圖4 ）。

接地

ADA4355有多個(gè)引腳被指定為GND。封裝內(nèi)的GND引腳之間沒(méi)有連接。因此，需將所有GND引腳連接到印刷電路板（PCB）上的低阻抗接地層。

時(shí)鐘

為實(shí)現(xiàn)最佳性能，需驅(qū)動(dòng)ADC采樣時(shí)鐘輸入CLKP和CLKN，采用差分信號(hào)。時(shí)鐘信號(hào)通常通過(guò)變壓器或電容與CLKIP和CLKIN引腳進(jìn)行交流耦合。這些引腳內(nèi)部已偏置（見(jiàn)圖73 ），無(wú)需外部偏置。

時(shí)鐘輸入選項(xiàng)

ADA4355具有靈活的時(shí)鐘輸入結(jié)構(gòu)。時(shí)鐘輸入可以是CMOS、LVDS、低電壓正射極耦合邏輯（LVPECL）信號(hào)，或單端電壓信號(hào)。無(wú)論信號(hào)類型如何，時(shí)鐘源的抖動(dòng)都是一個(gè)重要考量因素，具體內(nèi)容在抖動(dòng)考慮章節(jié)中描述。圖79和圖80展示了為ADA4355提供時(shí)鐘的兩種優(yōu)選方法（時(shí)鐘速率高達(dá)1 GHz ，優(yōu)先采用內(nèi)部時(shí)鐘驅(qū)動(dòng)器 ）。低抖動(dòng)時(shí)鐘源可通過(guò)射頻變壓器或射頻平衡 - 不平衡變換器將單端信號(hào)轉(zhuǎn)換為差分信號(hào)。

圖79. 變壓器耦合差分時(shí)鐘（高達(dá)200 MHz ）

圖80. 平衡 - 不平衡變換器耦合差分時(shí)鐘（高達(dá)1 GHz ）

建議對(duì)于125 MHz至1 GHz之間的時(shí)鐘頻率采用射頻平衡 - 不平衡變換器配置，對(duì)于10 MHz至200 MHz的時(shí)鐘頻率采用射頻變壓器配置。

如果沒(méi)有低抖動(dòng)時(shí)鐘源，另一種選擇是如圖81所示，將差分PECL信號(hào)交流耦合到采樣時(shí)鐘輸入引腳。AD9510/AD9511/AD9512/AD9513/AD9514/AD9515/AD9516 - 0/AD9516 - 1/AD9516 - 2/AD9516 - 3/AD9516 - 4/AD9516 - 5/AD9517 - 0/AD9517 - 1/AD9517 - 2/AD9517 - 3/AD9517 - 4 PECL驅(qū)動(dòng)器具有出色的抖動(dòng)性能。

圖81. 差分PECL采樣時(shí)鐘（高達(dá)1 GHz ）

第三種選擇是如圖82所示，將差分LVDS信號(hào)交流耦合到采樣時(shí)鐘輸入引腳。AD9510/AD9511/AD9512/AD9513/AD9514/AD9515/AD9516 - 0/AD9516 - 1/AD9516 - 2/AD9516 - 3/AD9516 - 4/AD9516 - 5/AD9516 - 6/AD9516 - 7/AD9517 - 0/AD9517 - 1/AD9517 - 2/AD9517 - 3/AD9517 - 4 LVDS驅(qū)動(dòng)器具有出色的抖動(dòng)性能。

圖82. 差分LVDS采樣時(shí)鐘（高達(dá)1 GHz ）