ADL6337 35dB增益，500MHz至5200MHz傳輸VGA技術(shù)手冊

概述
ADL6337屬于發(fā)射可變增益放大器(VGA)系列。它提供從射頻數(shù)模轉(zhuǎn)換器(DAC)、收發(fā)器和片上系統(tǒng)(SoC)到功率放大器的接口。它還包括一個集成射頻巴倫，可配置為差分輸入、單端輸出，以在500 MHz至5200 MHz頻率范圍內(nèi)實現(xiàn)高性能射頻功能。

為了優(yōu)化性能與功率水平，ADL6337包括高線性度放大器和數(shù)字步進衰減器(DSA)。ADL6337的所有組件均可通過3線或4線串行端口接口(SPI)進行編程。

ADL6337采用先進的硅鍺(SiGe)雙極性互補金屬氧化物半導(dǎo)體(BiCMOS)工藝制造。
數(shù)據(jù)表：*附件：ADL6337 35dB增益，500MHz至5200MHz傳輸VGA技術(shù)手冊.pdf

應(yīng)用

• FDD/TDD寬帶中的2G/3G/4G/長期演進(LTE)
• 通信系統(tǒng)

特性

• 用于RF DAC、收發(fā)器和SoC到功率放大器接口的單通道、高線性度傳輸VGA
• 5 V單電源
• 提供多個版本，涵蓋500 MHz至5200 MHz的頻率范圍
• 功率增益：37.4 dB (ADL6337-A)、35.5 dB (ADL6337-B)、34 dB (ADL6337-C)、35.5 dB (ADL6337-D)
• OIP3：42.0 dBm (ADL6337-A)、42.5 dBm (ADL6337-B)、38 dBm (ADL6337-C)、40 dBm (ADL6337-D)
• OIP2：50 dBm (ADL6337-A)、55 dBm (ADL6337-B)、68 dBm (ADL6337-C)、74 dBm (ADL6337-D)
• 噪聲系數(shù)：3.7 dB (ADL6337-A)、4.5 dB (ADL6337-B)、5.2 dB (ADL6337-C)
• OP1dB：26.1 dBm (ADL6337-A)、26.0 dBm (ADL6337-B)、25.5 dBm (ADL6337-C)
• RF DSA衰減范圍：31.5 dB，分辨率為0.5 dB
• 50 Ω/100 Ω差分輸入和50 Ω單端輸出
• 可通過3線/4線SPI實現(xiàn)完全編程
• 32引腳5mm × 5mm LFCSP

框圖

時序圖

引腳配置描述

典型性能特性

(V_{S(AMP1)} = V_{S(AMP2)} = 5V)，(T_A = 25^{circ}C) 。

對于ADL6337 - A，有關(guān)TRM_AMPx_IPx和TRM_AMPx_IREF_x位設(shè)置，請參見ADL6337 - A部分。

對于ADL6337 - B，有關(guān)TRM_AMPx_IPx和TRM_AMPx_IREF_x位設(shè)置，請參見ADL6337 - B部分。

對于ADL6337 - C，有關(guān)TRM_AMPx_IPx和TRM_AMPx_IREF_x位設(shè)置，請參見ADL6337 - C部分。

對于ADL6337 - D，有關(guān)TRM_AMPx_IPx和TRM_AMPx_IREF_x位設(shè)置，請參見ADL6337 - D部分。

工作原理

典型的射頻發(fā)射器以固定輸出電平發(fā)射射頻功率。系統(tǒng)增益會隨時間、溫度和工藝而變化。因此，需要一個增益可調(diào)模塊來校準和補償這種變化。VGA提供了這種可編程增益功能。

ADL6337是一款高度集成的射頻VGA，適用于發(fā)射路徑。它提供單芯片解決方案，包含一個用于將差分信號轉(zhuǎn)換為單端信號的平衡 - 不平衡變換器、數(shù)字衰減器，以及可實現(xiàn)高動態(tài)范圍多載波發(fā)射機設(shè)計的高增益級。

ADL6337是一款高度集成的兩級VGA，用于在發(fā)射機中將射頻數(shù)模轉(zhuǎn)換器（RF DAC）與功率放大器連接起來。它提供多種增益控制選項，衰減范圍為31.5 dB，步長為0.5 dB，集成了一個射頻數(shù)字步進衰減器（DSA1）、一個高線性度放大器，隨后是第二個射頻數(shù)字步進衰減器（DSA2）和第二個高線性度放大器。

將ADL6337的各個模塊組合起來，信號通過器件的路徑從將差分輸入轉(zhuǎn)換為單端信號開始，最終在輸出端通過集成的平衡 - 不平衡變換器輸出。

ADL6337的集成模塊可通過SPI進行編程。

射頻輸入與輸出

輸入阻抗為50Ω差分，輸出阻抗為50Ω單端，以便該器件可由DAC驅(qū)動。通過外部匹配網(wǎng)絡(luò)也可實現(xiàn)100Ω差分輸入。詳見“輸入和輸出端口匹配”部分。

配置多個芯片共享SPI總線

最多可使用同一條三線或四線SPI總線尋址八個ADL6337設(shè)備，這意味著無需為每個設(shè)備額外設(shè)置片選線。利用此功能，芯片地址引腳（CA2、CA1、CA0 ）用于識別ADL6337的SPI寫芯片地址前綴（SPI接口端口如圖2所示 ）。

ADL6337會忽略地址中高六位與芯片地址引腳設(shè)置不相等的寫入操作。僅當?shù)刂非熬Y的高六位與芯片地址引腳設(shè)置相等時，芯片才會接受訪問。寄存器0x000中的廣播軟件復(fù)位模式是個例外。共享總線上的所有ADL6337芯片都能接受來自SPI主機控制器在寄存器0x000中發(fā)出的0x81軟件復(fù)位。

圖120展示了如何配置芯片地址引腳CA2、CA1和CA0以及相關(guān)的芯片地址前綴位。