深度解析隔離單端初級電感轉(zhuǎn)換器

歡迎來到《電源設(shè)計(jì)小貼士集錦》系列文章

本期，我們將介紹隔離單端初級電感轉(zhuǎn)換器 (SEPIC)的詳細(xì)知識

如果有人問您應(yīng)使用哪種拓?fù)鋪韺?shí)現(xiàn)隔離式低功耗輸出，那么您可能首先會想到反激式拓?fù)?。雖然反激式拓?fù)涫且环N出色的拓?fù)浣Y(jié)構(gòu)，具有低成本、低元件數(shù)量和易于增加更多輸出等優(yōu)點(diǎn)，但它仍有幾項(xiàng)缺陷。與反激式變壓器漏電感相關(guān)的場效應(yīng)晶體管 (FET) 和整流器振鈴會產(chǎn)生電磁干擾 (EMI)、增加元件應(yīng)力并降低效率。此外，當(dāng)存在多個(gè)輸出時(shí)，難以獲得良好調(diào)節(jié)的電壓，尤其是在負(fù)載變化較大的情況下。下面了解一下另一種方法，即隔離單端初級電感轉(zhuǎn)換器 (SEPIC)如何減輕反激式拓?fù)涞囊恍﹩栴}。

SEPIC是非隔離式拓?fù)?。不過與反激式拓?fù)湟粯?，您可以輕松添加額外變壓器繞組來產(chǎn)生隔離式輸出。圖 1 簡化原理圖顯示了一個(gè)標(biāo)準(zhǔn) SEPIC 轉(zhuǎn)換器，該轉(zhuǎn)換器在左側(cè)生成一個(gè)非隔離式輸出，在右側(cè)額外生成兩個(gè)隔離式輸出。第一個(gè)隔離式繞組提供標(biāo)稱 6V 輸出，作為 5V 線性穩(wěn)壓器的輸入。第二個(gè)隔離式繞組堆疊在第一個(gè)繞組之上，產(chǎn)生非穩(wěn)壓 12V 輸出。

您需要在 VOUT1 的變壓器繞組和隔離式繞組（VOUT2、VOUT3）之間實(shí)現(xiàn)緊密耦合，因?yàn)檫@些繞組中的能量同時(shí)傳輸?shù)饺咳齻€(gè)輸出。這些繞組之間的漏電感只會降低它們的電壓調(diào)節(jié)性能。不過，SEPIC 的初級繞組和 VOUT1 繞組之間不需要緊密耦合。之所以能夠?qū)崿F(xiàn)超小 FET 振鈴，是因?yàn)楫?dāng)升壓 FET 關(guān)斷時(shí)，電容器 CAC 為泄漏能量進(jìn)入 VOUT1 提供了一條低阻抗路徑。由于 SEPIC 的初級繞組電壓波形的振鈴比反激式拓?fù)湫〉枚?，因此改善了輸出電壓調(diào)節(jié)性能，特別是在經(jīng)常發(fā)生尖峰峰值檢測的極端交叉負(fù)載條件下。

圖 1：具有額外繞組的 SEPIC 轉(zhuǎn)換器提供隔離式輸出

在所有 SEPIC 中，初級繞組與 VOUT1 繞組之間的匝數(shù)比必須為 1:1。但所有其他輸出都不受此匝數(shù)比的限制，您可以對其進(jìn)行調(diào)整以提供任何所需的輸出電壓，可以使用方程式 1 輕松計(jì)算出輸出電壓：

方程式 1

圖 2 顯示了 SEPIC 和反激式轉(zhuǎn)換器之間的FET 電壓振鈴差異。只需移除 CAC 即可從 SEPIC 電路獲得反激式 FET 電壓波形，從而將其轉(zhuǎn)換為反激式電路。消除 FET 上的振鈴可顯著降低傳導(dǎo)到隔離式輸出的非耦合能量，從而改善調(diào)節(jié)性能。

圖 2：SEPIC FET 上的電壓振鈴比反激式低，因此可降低應(yīng)力并改善輸出電壓調(diào)節(jié)性能

圖 3 顯示了用于獲取圖 4 中調(diào)節(jié)數(shù)據(jù)的測試電路原理圖，而圖 5 顯示了實(shí)際硬件的照片。此設(shè)計(jì)使用初級側(cè)反饋在 VOUT1 上實(shí)現(xiàn)穩(wěn)定電壓。隔離式輸出依賴于變壓器緊密耦合和小型預(yù)負(fù)載的組合來獲得合理的電壓調(diào)節(jié)。由于線性穩(wěn)壓器保持隔離式 5V 輸出恒定，因此其最小和最大輸入是首要問題。如果線性穩(wěn)壓器的輸入過低，則輸出電壓會下降。相反，如果線性穩(wěn)壓器的輸入過高，則將消耗過多功率。

隔離式輸出的調(diào)節(jié)數(shù)據(jù)顯示，在極端交叉負(fù)載條件下，會出現(xiàn)最壞情況下的最小和最大電壓。當(dāng)隔離式繞組為最大負(fù)載且 VOUT1 處于空載狀態(tài)時(shí)，隔離式繞組上的電壓最小。當(dāng)隔離式繞組處于空載狀態(tài)且 VOUT1 為最大負(fù)載時(shí)，隔離式繞組上的電壓最大。根據(jù)測試數(shù)據(jù)，我測得調(diào)節(jié)變化小于±4%。盡管這些結(jié)果并不代表所有設(shè)計(jì)，但這表明，類似設(shè)計(jì)可以合理實(shí)現(xiàn)±5%的電壓調(diào)節(jié)，而反激式更可能至少高出幾個(gè)百分點(diǎn)。

通過實(shí)施同步整流器，可以大大改善反激式的交叉調(diào)節(jié)。但是，這需要使用成本更高的 FET 和額外的驅(qū)動電路。您可以將相同技術(shù)應(yīng)用于隔離式 SEPIC 轉(zhuǎn)換器，但用于非隔離式輸出的整流器也需要保持同步。

圖 3：具有雙路隔離式輸出的實(shí)際 SEPIC 設(shè)計(jì)

圖 4：測得的電壓調(diào)節(jié)數(shù)據(jù)

圖 5：原型電路硬件

隔離式 SEPIC 轉(zhuǎn)換器可能不是用于增加隔離式輸出電壓的首選，但與反激式轉(zhuǎn)換器相比，它對于漏電感相關(guān)振鈴的抗干擾度更高，因此可以改善輸出電壓調(diào)節(jié)性能。這樣可能無需額外進(jìn)行后置調(diào)節(jié)，從而節(jié)省成本。