0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ADCLK925超快型SiGe ECL時鐘/數(shù)據(jù)緩沖器技術(shù)手冊

要長高 ? 2025-04-14 14:05 ? 次閱讀

概述
ADCLK905(單輸入/單輸出)、ADCLK907(雙通道單輸入/單輸出)和ADCLK925(單輸入/雙輸出)為超高速時鐘/數(shù)據(jù)緩沖器,采用ADI公司專有的XFCB3硅鍺(SiGe)雙極性工藝制造。
數(shù)據(jù)表:*附件:ADCLK925超快型SiGe ECL時鐘 數(shù)據(jù)緩沖器技術(shù)手冊.pdf

ADCLK905/ADCLK907/ADCLK925內(nèi)置全擺幅射極耦合邏輯(ECL)輸出驅(qū)動器。對于PECL(正ECL)工作模式,將VCC偏置至正電源,將VEE 偏置至接地。對于NECL(負(fù)ECL)工作,VCC偏置至接地,VEE 偏置到負(fù)電源。

緩沖器具備95 ps的傳播延遲、7.5 GHz的觸發(fā)率、10 Gbps的數(shù)據(jù)速率以及60 fs的隨機抖動(RJ)。

輸入含有100 Ω的中心抽頭片內(nèi)端接電阻。提供VREF引腳用于偏置交流耦合輸入。

ECL輸出級旨在從各端將800 mW直接驅(qū)動至端接于VCC ? 2 V的50 Ω負(fù)載,從而獲得1.6 V的總差分輸出擺幅

ADCLK905/ADCLK907/ADCLK925提供16引腳LFCSP封裝。

應(yīng)用

特性

  • 傳播延遲:95 ps
  • 反轉(zhuǎn)率:7.5 GHz
  • 典型輸出上升/下降:60 ps
  • 隨機抖動(RJ):60 fs
  • 兩個輸入引腳上均有片內(nèi)端電極
  • 擴展工業(yè)溫度范圍:?40°C至+125°C
  • 電源:2.5 V至3.3 V (VCC – V EE )

應(yīng)用信息

電源/接地布局與旁路

ADCLK905/ADCLK907/ADCLK925緩沖器是為甚高速應(yīng)用而設(shè)計的。因此,必須采用高速設(shè)計技術(shù)才能達(dá)到規(guī)定的性能。

對于負(fù)電源(VEE)和正電源(VCC)平面,使用低阻抗電源層是多層板設(shè)計中極為重要的部分。為開關(guān)電流提供最低阻抗的回流路徑,可確保在目標(biāo)應(yīng)用中實現(xiàn)最佳性能。

對輸入和輸出電源進行充分旁路也很關(guān)鍵。應(yīng)在每個電源引腳幾英寸范圍內(nèi)放置一個1 μF的電解旁路電容接地。此外,還應(yīng)盡可能靠近每個VEE和VCC電源引腳放置多個0.001 μF的高品質(zhì)旁路電容,并通過冗余過孔連接到接地層。高頻旁路電容應(yīng)精心挑選,以實現(xiàn)最低的電感和等效串聯(lián)電阻(ESR)。應(yīng)嚴(yán)格避免寄生布局電感,以最大限度提高高頻旁路的有效性。
image.png

輸出級

只有采用合適的傳輸線端接,才能實現(xiàn)規(guī)定的性能。ADCLK905/ADCLK907/ADCLK925緩沖器的輸出設(shè)計用于直接驅(qū)動800 mV電壓進入50 Ω電纜或微帶/帶狀線傳輸線,端接電阻為50 Ω,參考電壓為VCC - 2 V。圖25所示的PECL輸出級在參考文獻(xiàn)25中有詳細(xì)說明。為實現(xiàn)最佳傳輸線匹配,若要傳輸高速信號,走線長度應(yīng)小于1厘米,此時需采用微帶線或帶狀線技術(shù),以確保合適的轉(zhuǎn)換時間,并防止過度的輸出振鈴以及與脈沖寬度相關(guān)的傳播延遲偏差。

優(yōu)化高速性能

與任何高速電路一樣,恰當(dāng)?shù)脑O(shè)計和布局技術(shù)對于實現(xiàn)規(guī)定的性能至關(guān)重要。雜散電容、電感、電感電源和接地阻抗,或其他布局問題,都可能嚴(yán)重限制性能并導(dǎo)致振蕩。信號和輸出傳輸線的不連續(xù)性也會嚴(yán)重限制規(guī)定的抖動性能,降低有效輸入數(shù)據(jù)速率。

在50 Ω的環(huán)境中,輸入和輸出匹配對性能有顯著影響。該緩沖器為D和D輸入引腳提供內(nèi)部50 Ω端接電阻。返回端通常應(yīng)連接到參考引腳(若有提供)。必須謹(jǐn)慎設(shè)置端接電位,使用陶瓷電容防止輸入信號因端接回路中的寄生電感而產(chǎn)生不必要的畸變。如果輸入直接耦合到信號源,必須注意確保引腳處于額定的輸入差分和共模范圍內(nèi)。

如果回路浮空,器件會呈現(xiàn)100 Ω交叉端接,但此時信號源必須控制共模電壓并提供輸入偏置電流。

輸入引腳之間設(shè)有靜電放電(ESD)鉗位二極管,以防止對輸入轉(zhuǎn)換器造成過度應(yīng)力。如需鉗位,建議使用合適的外部二極管。

緩沖器隨機抖動

ADCLK905/ADCLK907/ADCLK925經(jīng)過專門設(shè)計,可在較寬的輸入轉(zhuǎn)換速率范圍內(nèi)最大限度地降低附加隨機抖動。只要有足夠的電壓擺幅,隨機抖動受輸入信號轉(zhuǎn)換速率的影響最大。只要有可能,過大的輸入信號都應(yīng)使用快速肖特基二極管進行鉗位,因為限幅器會降低轉(zhuǎn)換速率。輸入信號走線長度應(yīng)小于幾厘米,并且應(yīng)采用低損耗電介質(zhì)或具有良好高頻特性的電纜。

典型應(yīng)用電路
image.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • SiGe
    +關(guān)注

    關(guān)注

    0

    文章

    99

    瀏覽量

    23892
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1879

    瀏覽量

    132819
  • 數(shù)據(jù)緩沖器

    關(guān)注

    1

    文章

    11

    瀏覽量

    1888
收藏 0人收藏

    評論

    相關(guān)推薦
    熱點推薦

    請問有什么IC可以為數(shù)據(jù)緩沖器ADCLK925提供2.5GHz的時鐘呢?

    的2.5GHz的REF CLK,請問一下怎么實現(xiàn)這個外部的2.5GHz的REF CLK?按照Demo的電路圖,REF CLK是通過數(shù)據(jù)緩存ADCLK925提供,但是有什么IC可以為數(shù)據(jù)
    發(fā)表于 10-08 10:49

    ADCLK925調(diào)試阻抗不匹配

    您好:在應(yīng)用ADCLK925過程中遇到下面問題,設(shè)計過程中參考ISLA224P25評估板,但是在調(diào)試過程中發(fā)現(xiàn)ENOB始終上不去,最終定位是ADCLK925輸出時鐘問題。如圖1所示。圖
    發(fā)表于 10-10 14:23

    請問為什么隔直電容對ADCLK925的輸出會產(chǎn)生這么大的影響?

    在官網(wǎng)上下載的ad9914的評估開發(fā)板原理圖中,時鐘驅(qū)動芯片為ADCLK925,關(guān)于ADCLK925的輸出有點疑問,請大家?guī)兔τ懻摻鉀Q下?ADCLK925采用單端交流耦合輸入,
    發(fā)表于 11-08 09:29

    關(guān)于ADCLK925的應(yīng)用

    請問采用ADCLK925傳輸2.5Gbps的PRBS信號是否可行?采用差分輸入,差分輸出的方式
    發(fā)表于 04-30 22:06

    ADCLK905/ADCLK907/ADCLK925,pdf

    The ADCLK905 (one input, one output), ADCLK907 (dual one input, one output), and ADCLK925 (one
    發(fā)表于 09-15 14:52 ?14次下載

    ADCLK905/ADCLK907/ADCLK925,pdf

    The ADCLK905 (one input, one output), ADCLK907 (dual one input, one output), and ADCLK925 (one
    發(fā)表于 09-15 14:54 ?16次下載

    SiGe ECL時鐘數(shù)據(jù)緩沖器adclk905/adclk907/adclk925數(shù)據(jù)

    The ADCLK905 (one input, one output), ADCLK907 (dual one input, one output), and ADCLK925 (one
    發(fā)表于 10-20 09:13 ?11次下載
    <b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>SiGe</b> <b class='flag-5'>ECL</b><b class='flag-5'>時鐘</b><b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>adclk</b>905/<b class='flag-5'>adclk</b>907/<b class='flag-5'>adclk925</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK925 SiGe ECL時鐘/數(shù)據(jù)緩沖器

    電子發(fā)燒友網(wǎng)為你提供ADI(ti)ADCLK925相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有ADCLK925的引腳圖、接線圖、封裝手冊、中文資料、英文資料
    發(fā)表于 02-22 15:53
    <b class='flag-5'>ADCLK925</b> <b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>型</b><b class='flag-5'>SiGe</b> <b class='flag-5'>ECL</b><b class='flag-5'>時鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b>

    ADCLK946:六路LVPECL輸出,SiGe時鐘扇出緩沖器數(shù)據(jù)

    ADCLK946:六路LVPECL輸出,SiGe時鐘扇出緩沖器數(shù)據(jù)
    發(fā)表于 04-19 21:21 ?7次下載
    <b class='flag-5'>ADCLK</b>946:六路LVPECL輸出,<b class='flag-5'>SiGe</b><b class='flag-5'>時鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK914:超高速、SiGe、開放采集HVDS時鐘/數(shù)據(jù)緩沖器數(shù)據(jù)

    ADCLK914:超高速、SiGe、開放采集HVDS時鐘/數(shù)據(jù)緩沖器
    發(fā)表于 05-26 15:27 ?3次下載
    <b class='flag-5'>ADCLK</b>914:超高速、<b class='flag-5'>SiGe</b>、開放采集<b class='flag-5'>器</b>HVDS<b class='flag-5'>時鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK944是一款時鐘扇出緩沖器

    ADCLK944是一款時鐘扇出緩沖器,采用ADI公司專有的XFCB3硅鍺(
    的頭像 發(fā)表于 01-04 17:07 ?1376次閱讀

    ADCLK950 2路可選輸入、10路LVPECL輸出、SiGe時鐘扇出緩沖器技術(shù)手冊

    ADCLK950是一款時鐘扇出緩沖器,采用ADI公司專有的XFCB3硅-鍺(SiGe)雙極性
    的頭像 發(fā)表于 04-11 09:43 ?221次閱讀
    <b class='flag-5'>ADCLK</b>950 2路可選輸入、10路LVPECL輸出、<b class='flag-5'>SiGe</b><b class='flag-5'>時鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    ADCLK914SiGe開集HVDS時鐘/數(shù)據(jù)緩沖器技術(shù)手冊

    ADCLK914是一款采用ADI公司專利的互補雙極性(XFCB-3)硅鍺(SiGe)工藝技術(shù)制造的
    的頭像 發(fā)表于 04-11 15:46 ?247次閱讀
    <b class='flag-5'>ADCLK</b>914<b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>型</b><b class='flag-5'>SiGe</b>開集HVDS<b class='flag-5'>時鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    ADCLK905SiGe ECL時鐘/數(shù)據(jù)緩沖器技術(shù)手冊

    ADCLK905(單輸入/單輸出)、ADCLK907(雙通道單輸入/單輸出)和ADCLK925(單輸入/雙輸出)為超高速時鐘/數(shù)據(jù)
    的頭像 發(fā)表于 04-14 13:51 ?207次閱讀
    <b class='flag-5'>ADCLK</b>905<b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>型</b><b class='flag-5'>SiGe</b> <b class='flag-5'>ECL</b><b class='flag-5'>時鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    ADCLK907SiGe ECL時鐘/數(shù)據(jù)緩沖器技術(shù)手冊

    ADCLK905(單輸入/單輸出)、ADCLK907(雙通道單輸入/單輸出)和ADCLK925(單輸入/雙輸出)為超高速時鐘/數(shù)據(jù)
    的頭像 發(fā)表于 04-14 13:58 ?204次閱讀
    <b class='flag-5'>ADCLK</b>907<b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>型</b><b class='flag-5'>SiGe</b> <b class='flag-5'>ECL</b><b class='flag-5'>時鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品