ADCLK925超快型SiGe ECL時(shí)鐘/數(shù)據(jù)緩沖器技術(shù)手冊(cè)

概述
ADCLK905（單輸入/單輸出）、ADCLK907（雙通道單輸入/單輸出）和ADCLK925（單輸入/雙輸出）為超高速時(shí)鐘/數(shù)據(jù)緩沖器，采用ADI公司專有的XFCB3硅鍺(SiGe)雙極性工藝制造。
數(shù)據(jù)表：*附件：ADCLK925超快型SiGe ECL時(shí)鐘 數(shù)據(jù)緩沖器技術(shù)手冊(cè).pdf

ADCLK905/ADCLK907/ADCLK925內(nèi)置全擺幅射極耦合邏輯（ECL）輸出驅(qū)動(dòng)器。對(duì)于PECL（正ECL）工作模式，將VCC偏置至正電源，將VEE 偏置至接地。對(duì)于NECL(負(fù)ECL)工作，VCC偏置至接地，VEE 偏置到負(fù)電源。

緩沖器具備95 ps的傳播延遲、7.5 GHz的觸發(fā)率、10 Gbps的數(shù)據(jù)速率以及60 fs的隨機(jī)抖動(dòng)(RJ)。

輸入含有100 Ω的中心抽頭片內(nèi)端接電阻。提供VREF引腳用于偏置交流耦合輸入。

ECL輸出級(jí)旨在從各端將800 mW直接驅(qū)動(dòng)至端接于VCC ? 2 V的50 Ω負(fù)載，從而獲得1.6 V的總差分輸出擺幅

ADCLK905/ADCLK907/ADCLK925提供16引腳LFCSP封裝。

應(yīng)用

• 時(shí)鐘和數(shù)據(jù)信號(hào)恢復(fù)和電平轉(zhuǎn)換
• 自動(dòng)測(cè)試設(shè)備(ATE)
• 高速儀器儀表
• 高速線路接收機(jī)
• 閾值檢測(cè)
• 轉(zhuǎn)換器時(shí)鐘

特性

• 傳播延遲：95 ps
• 反轉(zhuǎn)率：7.5 GHz
• 典型輸出上升/下降：60 ps
• 隨機(jī)抖動(dòng)(RJ)：60 fs
• 兩個(gè)輸入引腳上均有片內(nèi)端電極
• 擴(kuò)展工業(yè)溫度范圍：?40°C至+125°C
• 電源：2.5 V至3.3 V (VCC – V EE )

應(yīng)用信息

電源/接地布局與旁路

ADCLK905/ADCLK907/ADCLK925緩沖器是為甚高速應(yīng)用而設(shè)計(jì)的。因此，必須采用高速設(shè)計(jì)技術(shù)才能達(dá)到規(guī)定的性能。

對(duì)于負(fù)電源（VEE）和正電源（VCC）平面，使用低阻抗電源層是多層板設(shè)計(jì)中極為重要的部分。為開關(guān)電流提供最低阻抗的回流路徑，可確保在目標(biāo)應(yīng)用中實(shí)現(xiàn)最佳性能。

對(duì)輸入和輸出電源進(jìn)行充分旁路也很關(guān)鍵。應(yīng)在每個(gè)電源引腳幾英寸范圍內(nèi)放置一個(gè)1 μF的電解旁路電容接地。此外，還應(yīng)盡可能靠近每個(gè)VEE和VCC電源引腳放置多個(gè)0.001 μF的高品質(zhì)旁路電容，并通過冗余過孔連接到接地層。高頻旁路電容應(yīng)精心挑選，以實(shí)現(xiàn)最低的電感和等效串聯(lián)電阻（ESR）。應(yīng)嚴(yán)格避免寄生布局電感，以最大限度提高高頻旁路的有效性。

輸出級(jí)

只有采用合適的傳輸線端接，才能實(shí)現(xiàn)規(guī)定的性能。ADCLK905/ADCLK907/ADCLK925緩沖器的輸出設(shè)計(jì)用于直接驅(qū)動(dòng)800 mV電壓進(jìn)入50 Ω電纜或微帶/帶狀線傳輸線，端接電阻為50 Ω，參考電壓為VCC - 2 V。圖25所示的PECL輸出級(jí)在參考文獻(xiàn)25中有詳細(xì)說明。為實(shí)現(xiàn)最佳傳輸線匹配，若要傳輸高速信號(hào)，走線長(zhǎng)度應(yīng)小于1厘米，此時(shí)需采用微帶線或帶狀線技術(shù)，以確保合適的轉(zhuǎn)換時(shí)間，并防止過度的輸出振鈴以及與脈沖寬度相關(guān)的傳播延遲偏差。

優(yōu)化高速性能

與任何高速電路一樣，恰當(dāng)?shù)脑O(shè)計(jì)和布局技術(shù)對(duì)于實(shí)現(xiàn)規(guī)定的性能至關(guān)重要。雜散電容、電感、電感電源和接地阻抗，或其他布局問題，都可能嚴(yán)重限制性能并導(dǎo)致振蕩。信號(hào)和輸出傳輸線的不連續(xù)性也會(huì)嚴(yán)重限制規(guī)定的抖動(dòng)性能，降低有效輸入數(shù)據(jù)速率。

在50 Ω的環(huán)境中，輸入和輸出匹配對(duì)性能有顯著影響。該緩沖器為D和D輸入引腳提供內(nèi)部50 Ω端接電阻。返回端通常應(yīng)連接到參考引腳（若有提供）。必須謹(jǐn)慎設(shè)置端接電位，使用陶瓷電容防止輸入信號(hào)因端接回路中的寄生電感而產(chǎn)生不必要的畸變。如果輸入直接耦合到信號(hào)源，必須注意確保引腳處于額定的輸入差分和共模范圍內(nèi)。

如果回路浮空，器件會(huì)呈現(xiàn)100 Ω交叉端接，但此時(shí)信號(hào)源必須控制共模電壓并提供輸入偏置電流。

輸入引腳之間設(shè)有靜電放電（ESD）鉗位二極管，以防止對(duì)輸入轉(zhuǎn)換器造成過度應(yīng)力。如需鉗位，建議使用合適的外部二極管。

緩沖器隨機(jī)抖動(dòng)

ADCLK905/ADCLK907/ADCLK925經(jīng)過專門設(shè)計(jì)，可在較寬的輸入轉(zhuǎn)換速率范圍內(nèi)最大限度地降低附加隨機(jī)抖動(dòng)。只要有足夠的電壓擺幅，隨機(jī)抖動(dòng)受輸入信號(hào)轉(zhuǎn)換速率的影響最大。只要有可能，過大的輸入信號(hào)都應(yīng)使用快速肖特基二極管進(jìn)行鉗位，因?yàn)橄薹鲿?huì)降低轉(zhuǎn)換速率。輸入信號(hào)走線長(zhǎng)度應(yīng)小于幾厘米，并且應(yīng)采用低損耗電介質(zhì)或具有良好高頻特性的電纜。

典型應(yīng)用電路