0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ADCLK914超快型SiGe開集HVDS時(shí)鐘/數(shù)據(jù)緩沖器技術(shù)手冊

要長高 ? 2025-04-11 15:46 ? 次閱讀

概述
ADCLK914是一款采用ADI公司專利的互補(bǔ)雙極性(XFCB-3)硅鍺(SiGe)工藝技術(shù)制造的超快型時(shí)鐘/數(shù)據(jù)緩沖器。ADCLK914具備高壓差分信號(hào)(HVDS)輸出,適合用于驅(qū)動(dòng)ADI最新的高速數(shù)模轉(zhuǎn)換器(DAC)。ADCLK914具備單個(gè)差分開集輸出。
數(shù)據(jù)表:*附件:ADCLK914超快型SiGe開集HVDS時(shí)鐘 數(shù)據(jù)緩沖器技術(shù)手冊.pdf

ADCLK914緩沖器的工作頻率高達(dá)7.5 GHz,其傳播延遲為160 ps,僅增加110 fs的隨機(jī)抖動(dòng)(RJ)。

輸入具有100 Ω中心抽頭片內(nèi)端接電阻,并接受LVPECL、CML、CMOS、LVTTL或LVDS(僅交流耦合)。VREF引腳可用來為交流耦合輸入提供偏置。

HVDS輸出級(jí)可以直接將每端1.9 V驅(qū)動(dòng)至端接于VCC的50 Ω傳輸線路中,從而獲得3.8 V的總差分輸出擺幅。

ADCLK914采用16引腳LFCSP封裝。額定工作溫度范圍為擴(kuò)展的工業(yè)溫度范圍?40°C至+125°C。

應(yīng)用

  • 時(shí)鐘和數(shù)據(jù)信號(hào)恢復(fù)
  • 高速轉(zhuǎn)換器時(shí)鐘
  • 寬帶通信
  • 蜂窩基礎(chǔ)設(shè)施
  • 高速線路接收機(jī)
  • ATE和高性能儀器儀表
  • 電平轉(zhuǎn)換
  • 閾值檢測

特性

  • 7.5 GHz工作頻率
  • 160 ps傳播延遲
  • 100 ps輸出上升時(shí)間/下降時(shí)間
  • 110 fs隨機(jī)抖動(dòng)
  • 片內(nèi)輸入端接電阻
  • 擴(kuò)展工業(yè)溫度范圍:
    ?40°C to +125°C
  • 3.3 V電源(VCC ? V EE )

框圖
image.png

引腳配置描述
image.png

典型性能特征
image.png

應(yīng)用信息

電源/接地布局和旁路

ADCLK914緩沖器專為高速應(yīng)用而設(shè)計(jì)。因此,必須采用高速設(shè)計(jì)技術(shù)才能達(dá)到規(guī)定的性能。對(duì)于多層電路板的負(fù)電源(V_{EE})和正電源(V_{CC})層,使用低阻抗電源層至關(guān)重要。提供最低電感的開關(guān)電流返回路徑可確保目標(biāo)應(yīng)用獲得最佳性能。

充分旁路輸入和輸出電源也很重要。在接地層幾英寸范圍內(nèi)放置一個(gè)1 μF電解旁路電容。此外,放置多個(gè)高質(zhì)量的0.001 μF旁路電容,盡可能靠近每個(gè)**V_{CC}**電源引腳,并通過冗余過孔將電容連接到接地層。仔細(xì)選擇高頻旁路電容,以實(shí)現(xiàn)最低電感和等效串聯(lián)電阻(ESR)。為提高高頻旁路效率,盡量減少寄生布局電感。

大電流會(huì)在**V_{EE}V_{CC}**引腳處產(chǎn)生顯著的寄生電感。應(yīng)嚴(yán)格避免器件被ADCLK914驅(qū)動(dòng)時(shí)出現(xiàn)這種情況。

LVDS輸出級(jí)

ADCLK914可提供與任何CMOS器件的雙極接口。輸出可直接連接到接收器件的輸入,也可放置在靠近時(shí)鐘分配樹的位置,以實(shí)現(xiàn)單端CMOS和PECL電平。

互連線必須短且精心設(shè)計(jì),因?yàn)閱味硕私釉O(shè)計(jì)在電壓較低的雙端端接傳輸技術(shù)方面余量較小。

與高速DAC接口

ADCLK914旨在驅(qū)動(dòng)高幅度、低抖動(dòng)時(shí)鐘信號(hào)進(jìn)入高速、多輸入(MIPI)的DAC。ADCLK914應(yīng)放置在盡可能靠近時(shí)鐘輸入的DAC位置,以便高斜率和高幅度時(shí)鐘信號(hào)能夠到達(dá)這些器件,且不會(huì)導(dǎo)致占空比失真。

優(yōu)化高速性能

與任何高速電路一樣,正確的設(shè)計(jì)和布局技術(shù)對(duì)于實(shí)現(xiàn)預(yù)期的特定性能至關(guān)重要。串?dāng)_、電容、電感、電感耦合以及其他寄生效應(yīng)會(huì)導(dǎo)致信號(hào)完整性問題,進(jìn)而嚴(yán)重影響輸入和輸出傳輸線的性能,還可能降低輸出斜率。

輸入和輸出匹配對(duì)性能有顯著影響。ADCLK914緩沖器提供內(nèi)部50 Ω端接電阻,用于兩個(gè)Buff D和D輸出。通常,返回引腳連接到提供的參考引腳,或連接到與不同PECL一起使用時(shí)為V_{CC} - 2 V的匯點(diǎn),或與標(biāo)準(zhǔn)或低擺幅PECL、CML、CMOS或LVTTL源一起使用時(shí)為**V_{CC}**的匯點(diǎn),如圖15所示。

注意,ADCLK914 **V_{CC}電源應(yīng)持續(xù)監(jiān)控,以避免因V_{CC}V_{EE}**瞬間短路以及電容充電電流而造成損壞,因?yàn)檫@些情況會(huì)使電源無法充分供電。

仔細(xì)使用陶瓷電容旁路端接電位,以防止寄生電感對(duì)輸入信號(hào)產(chǎn)生不必要的干擾。由于輸入直接耦合到源,必須注意確保引腳處于指定的差分和共模范圍內(nèi)。

如果返回引腳浮空,器件將呈現(xiàn)100 Ω交叉端接,但此時(shí)信號(hào)源必須控制共模電壓并提供輸入偏置電流。

輸入引腳之間設(shè)有靜電放電(ESD)/鉗位二極管,以防止輸入晶體管產(chǎn)生過大偏移。ESD二極管并非針對(duì)最佳性能進(jìn)行優(yōu)化。如果需要鉗位,建議使用合適的外部二極管。
image.png

隨機(jī)抖動(dòng)

ADCLK914緩沖器經(jīng)過專門設(shè)計(jì),可在較寬的輸入斜率范圍內(nèi)將額外的隨機(jī)抖動(dòng)降至最低。只要有可能,應(yīng)使用快速肖特基二極管衰減器來降低過大輸入信號(hào)的斜率,因?yàn)樗p器應(yīng)采用低損耗電介質(zhì)或具有良好高頻特性的電纜。

典型應(yīng)用電路
image.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • SiGe
    +關(guān)注

    關(guān)注

    0

    文章

    99

    瀏覽量

    23918
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1884

    瀏覽量

    132866
  • adclk914
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    1873
  • 數(shù)據(jù)緩沖器

    關(guān)注

    1

    文章

    11

    瀏覽量

    1898
收藏 1人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    ADCLK914輸出功率過小

    工程師:你好!我們正在使用貴公司的ADCLK914BCPZ芯片為AD9789提供參考輸入時(shí)鐘,嚴(yán)格按照ADCLK914芯片手冊和AD9789的DEMO板電路設(shè)計(jì),發(fā)現(xiàn)
    發(fā)表于 11-30 15:17

    ADCLK914 mu中的dll一直鎖不定是怎么回事?

    目前采用了手冊上建議的時(shí)鐘驅(qū)動(dòng)方案,ADCLK914緩沖驅(qū)動(dòng),不過做板子有點(diǎn)不一樣,是直接將驅(qū)動(dòng)直接接到了AD9739A的時(shí)鐘上,如下圖
    發(fā)表于 12-13 06:22

    ADCLK914,pdf datasheet (HVDS C

    , complementary bipolar (XFCB-3) silicon-germanium (SiGe) process. The ADCLK914 features high voltage differential signaling (
    發(fā)表于 09-15 14:56 ?25次下載

    SiGe集電極開路HVDS時(shí)鐘/數(shù)據(jù)緩沖區(qū)adclk914數(shù)據(jù)

    The ADCLK914 is an ultrafast clock/data buffer fabricated on the Analog Devices, Inc., proprietary
    發(fā)表于 10-20 09:16 ?5次下載
    <b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>SiGe</b>集電極開路<b class='flag-5'>HVDS</b><b class='flag-5'>時(shí)鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖</b>區(qū)<b class='flag-5'>adclk914</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK950:兩個(gè)可選輸入、10個(gè)LVPECL輸出、SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)

    ADCLK950:兩個(gè)可選輸入、10個(gè)LVPECL輸出、SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)
    發(fā)表于 04-19 16:40 ?7次下載
    <b class='flag-5'>ADCLK</b>950:兩個(gè)可選輸入、10個(gè)LVPECL輸出、<b class='flag-5'>SiGe</b><b class='flag-5'>時(shí)鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK946:六路LVPECL輸出,SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)

    ADCLK946:六路LVPECL輸出,SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)
    發(fā)表于 04-19 21:21 ?7次下載
    <b class='flag-5'>ADCLK</b>946:六路LVPECL輸出,<b class='flag-5'>SiGe</b><b class='flag-5'>時(shí)鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK954:兩個(gè)可選輸入、12個(gè)LVPECL輸出、SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)

    ADCLK954:兩個(gè)可選輸入、12個(gè)LVPECL輸出、SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)
    發(fā)表于 04-25 16:26 ?8次下載
    <b class='flag-5'>ADCLK</b>954:兩個(gè)可選輸入、12個(gè)LVPECL輸出、<b class='flag-5'>SiGe</b><b class='flag-5'>時(shí)鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK948:兩個(gè)可選輸入、8個(gè)LVPECL輸出、SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)

    ADCLK948:兩個(gè)可選輸入、8個(gè)LVPECL輸出、SiGe時(shí)鐘扇出緩沖器數(shù)據(jù)
    發(fā)表于 04-25 16:29 ?7次下載
    <b class='flag-5'>ADCLK</b>948:兩個(gè)可選輸入、8個(gè)LVPECL輸出、<b class='flag-5'>SiGe</b><b class='flag-5'>時(shí)鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>數(shù)據(jù)</b>表

    ADCLK914:超高速、SiGe、開放采集HVDS時(shí)鐘/數(shù)據(jù)緩沖器數(shù)據(jù)

    ADCLK914:超高速、SiGe、開放采集HVDS時(shí)鐘/數(shù)據(jù)
    發(fā)表于 05-26 15:27 ?3次下載
    <b class='flag-5'>ADCLK914</b>:超高速、<b class='flag-5'>SiGe</b>、開放采集<b class='flag-5'>器</b><b class='flag-5'>HVDS</b><b class='flag-5'>時(shí)鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>數(shù)據(jù)</b>表

    EVAR-ADCH914 ADCLK914評(píng)估板

    本頁面提供有關(guān)評(píng)估ADCLK914的評(píng)估板文檔和訂購信息。
    發(fā)表于 06-08 18:07 ?1次下載
    EVAR-ADCH<b class='flag-5'>914</b> <b class='flag-5'>ADCLK914</b>評(píng)估板

    ADCLK950 2路可選輸入、10路LVPECL輸出、SiGe時(shí)鐘扇出緩沖器技術(shù)手冊

    ADCLK950是一款時(shí)鐘扇出緩沖器,采用ADI公司專有的XFCB3硅-鍺(SiGe)雙極性
    的頭像 發(fā)表于 04-11 09:43 ?253次閱讀
    <b class='flag-5'>ADCLK</b>950 2路可選輸入、10路LVPECL輸出、<b class='flag-5'>SiGe</b><b class='flag-5'>時(shí)鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    ADCLK946采用SiGe工藝的6 LVPECL輸出時(shí)鐘扇出緩沖器技術(shù)手冊

    ADCLK946是一款采用ADI公司專有的XFCB3硅鍺(SiGe)雙極性工藝制造的時(shí)鐘
    的頭像 發(fā)表于 04-11 10:31 ?289次閱讀
    <b class='flag-5'>ADCLK</b>946采用<b class='flag-5'>SiGe</b>工藝的6 LVPECL輸出<b class='flag-5'>時(shí)鐘</b>扇出<b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    ADCLK905SiGe ECL時(shí)鐘/數(shù)據(jù)緩沖器技術(shù)手冊

    ADCLK905(單輸入/單輸出)、ADCLK907(雙通道單輸入/單輸出)和ADCLK925(單輸入/雙輸出)為超高速時(shí)鐘/數(shù)據(jù)
    的頭像 發(fā)表于 04-14 13:51 ?243次閱讀
    <b class='flag-5'>ADCLK</b>905<b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>型</b><b class='flag-5'>SiGe</b> ECL<b class='flag-5'>時(shí)鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    ADCLK907SiGe ECL時(shí)鐘/數(shù)據(jù)緩沖器技術(shù)手冊

    ADCLK905(單輸入/單輸出)、ADCLK907(雙通道單輸入/單輸出)和ADCLK925(單輸入/雙輸出)為超高速時(shí)鐘/數(shù)據(jù)
    的頭像 發(fā)表于 04-14 13:58 ?237次閱讀
    <b class='flag-5'>ADCLK</b>907<b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>型</b><b class='flag-5'>SiGe</b> ECL<b class='flag-5'>時(shí)鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    ADCLK925SiGe ECL時(shí)鐘/數(shù)據(jù)緩沖器技術(shù)手冊

    ADCLK905(單輸入/單輸出)、ADCLK907(雙通道單輸入/單輸出)和ADCLK925(單輸入/雙輸出)為超高速時(shí)鐘/數(shù)據(jù)
    的頭像 發(fā)表于 04-14 14:05 ?229次閱讀
    <b class='flag-5'>ADCLK</b>925<b class='flag-5'>超</b><b class='flag-5'>快</b><b class='flag-5'>型</b><b class='flag-5'>SiGe</b> ECL<b class='flag-5'>時(shí)鐘</b>/<b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>緩沖器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>手冊</b>

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品