探討分辨率更高、位數(shù)更少的三進(jìn)制DAC

本設(shè)計實(shí)例探討了分辨率更高、位數(shù)更少的三進(jìn)制DAC。盡管精確的三進(jìn)制DAC實(shí)現(xiàn)可能要比普通的二進(jìn)制DAC更困難 (特別在分辨率提高時困難更大)，但五個三態(tài)位 (35=243) 本質(zhì)上就可與常規(guī)八個兩態(tài)位 (28=256) 性能相近。與所有簡單的DAC設(shè)計一樣，三態(tài) DAC電源噪聲也會傳遞到輸出端。

當(dāng)EDN忠實(shí)讀者和設(shè)計實(shí)例欄目的投稿人Jim Brannan提出要寫一篇關(guān)于三進(jìn)制DAC設(shè)計的文章時，我感到非常高興。像Charlieplexing（一種采用較少管腳驅(qū)動多路復(fù)用顯示的技術(shù)）一樣，他的想法是利用三態(tài)輸出以便從一個管腳上獲取更多信息，而不僅僅是“0”和“1”。例如，對于一個三態(tài)的四位DAC，理論上能夠產(chǎn)生81（34）種輸出值，而不是通常（兩態(tài)）的16（24）種。而三態(tài)的五位DAC（35=243）本質(zhì)上與常規(guī)的兩態(tài)八位（28=256）性能相近，盡管精確的三進(jìn)制DAC實(shí)現(xiàn)可能要比普通的二進(jìn)制DAC更困難，特別是分辨率的提高帶來更大的困難。

一如既往，我先Google是否有類似的創(chuàng)意想法。果然，找到了兩頁描述類似設(shè)計的文獻(xiàn)。Jim也看了，他覺得沒啥可補(bǔ)充的。所以，設(shè)計創(chuàng)意的文章也就擱淺了。但我覺得這個創(chuàng)意無論如何都值得說一下。另外，Jim的方法確有獨(dú)到之處。

在開始之前，或許該花點(diǎn)時間想一下你自己會如何構(gòu)思一個三態(tài)DAC。在下面的想法占領(lǐng)你的大腦前，也許你會另辟蹊徑，想出一種新方法。

*************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************

好吧，這是我自己的實(shí)現(xiàn)思路：

圖1：采用帶中間電源參考的加法放大器實(shí)現(xiàn)三進(jìn)制 DAC。

實(shí)際上，我最初的想法是將放大器的（+）輸入設(shè)置為-VDD，但后來我意識到浮動輸出會被拉向負(fù)電源，可能會鉗位在-0.7V，且通常無法工作。VDD/2參考表示0、1、2狀態(tài)，對應(yīng)于0、Z、1輸出值（“Z”表示高阻抗和/或輸入模式）。

另一個硬件問題是，當(dāng)輸入處于中間電壓軌時，某些微控制器可能會吸收過多的供電電流，因此要確認(rèn)這不會出問題。要禁用數(shù)字輸入模式，或使用可設(shè)置為模擬輸入的引腳。

驅(qū)動三進(jìn)制DAC需要一個查找表，或從二進(jìn)制到三進(jìn)制的轉(zhuǎn)換程序。在大多數(shù)情況下，除非在一個寫周期內(nèi)設(shè)置好引腳模式和值，否則DAC輸出將在其設(shè)置發(fā)生改變時產(chǎn)生毛刺現(xiàn)象。

被Jim放棄的設(shè)計想法使用無源“R-2R”類型的DAC，他寫了用于搜索許多阻值組合的軟件。意識到無法創(chuàng)建一款完美的線性DAC，他的方案是使用查找表，DAC的表現(xiàn)有些不平衡也就只好接受了。

在Josh Bowman的博客中，他描述了自己對三進(jìn)制DAC的構(gòu)想。它采用一種類R-2R結(jié)構(gòu)，用較低值的電阻將電源分壓以產(chǎn)生中間電平的“Z”值。

圖2： Josh Bowman的無源三進(jìn)制DAC。

正如你在下面看到的，設(shè)計中有冗余的值，可用來進(jìn)行校準(zhǔn)。

圖3：原始和校準(zhǔn)過的積分非線性（INL）性能。

在Arduino論壇上也有幾個關(guān)于三進(jìn)制DAC設(shè)計的討論，感興趣可以去看看。

如果你對三進(jìn)制DAC設(shè)計實(shí)現(xiàn)有自己的想法，請在寫下你的經(jīng)驗(yàn)。我們很樂意傾聽你的分享。請記住，與所有這些簡單的DAC設(shè)計一樣，三態(tài)DAC電源噪聲也會傳遞到輸出端。

《電子技術(shù)設(shè)計》2018年4月刊版權(quán)所有，轉(zhuǎn)載請注明來源及鏈接。