多層級(jí)低功耗設(shè)計(jì)技術(shù)解析

芯片功耗特性包含動(dòng)態(tài)功耗、靜態(tài)功耗及特定場(chǎng)景功耗三類，需依據(jù)應(yīng)用場(chǎng)景需求進(jìn)行多層級(jí)協(xié)同設(shè)計(jì)，實(shí)現(xiàn)性能與能效的合理分配。具體技術(shù)指標(biāo)如下：

一、功耗構(gòu)成分析?

動(dòng)態(tài)功耗?

開關(guān)功耗?：邏輯單元狀態(tài)翻轉(zhuǎn)時(shí)負(fù)載電容充放電產(chǎn)生的能耗
短路功耗?：輸入信號(hào)跳變過(guò)程中NMOS/PMOS瞬時(shí)導(dǎo)通形成的直通電流，與信號(hào)邊沿速率和負(fù)載電容相關(guān)

靜態(tài)功耗?

晶體管關(guān)斷狀態(tài)下的漏電流來(lái)源：
亞閾值漏電流（弱反型層導(dǎo)通）
柵氧化層隧穿電流
PN結(jié)反偏漏電流
柵極誘導(dǎo)漏極泄漏電流

特殊場(chǎng)景功耗?

浪涌電流?：電路初始化階段的瞬時(shí)電流峰值
待機(jī)功耗?：低功耗模式下維持基礎(chǔ)功能的漏電流與模塊?；罟?br /> 溫度影響?：溫度每升高10°C，亞閾值漏電流約增加一倍，同時(shí)影響晶體管開關(guān)響應(yīng)

二、低功耗設(shè)計(jì)方法?

架構(gòu)設(shè)計(jì)層?

電源門控?：切斷閑置功能模塊的供電網(wǎng)絡(luò)
動(dòng)態(tài)調(diào)壓調(diào)頻?：基于實(shí)時(shí)負(fù)載調(diào)整工作電壓與時(shí)鐘頻率

電路設(shè)計(jì)層?

多閾值器件組合?：混合使用不同閾值電壓的晶體管
時(shí)鐘門控?：阻斷非活躍電路單元的時(shí)鐘信號(hào)傳輸

工藝實(shí)現(xiàn)層?

高K介質(zhì)與FinFET?：通過(guò)三維晶體管結(jié)構(gòu)與高介電常數(shù)材料抑制漏電流
三、應(yīng)用場(chǎng)景特性對(duì)比?

審核編輯 黃宇