0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

硬件開發(fā)的基本準則和思想

貿(mào)澤電子設計圈 ? 來源:未知 ? 作者:李倩 ? 2018-03-23 08:41 ? 次閱讀

以實際的硬件設計項目為例,一同探討硬件開發(fā)的基本準則和思想,同時歡迎大家積極提出自己的問題和觀點。

原則一:

充分了解各方的設計需求,確定合適的解決方案

啟動一個硬件開發(fā)項目,原始的推動力會來自于很多方面,比如市場的需要,基于整個系統(tǒng)架構(gòu)的需要,應用軟件部門的功能實現(xiàn)需要,提高系統(tǒng)某方面能力的需要等等,所以作為一個硬件系統(tǒng)的設計者,要主動的去了解各個方面的需求,并且綜合起來,提出最合適的硬件解決方案。

比如A項目的原始推動力來自于公司內(nèi)部的一個高層軟件小組,他們在實際當中發(fā)現(xiàn)原有的處理器板IP轉(zhuǎn)發(fā)能力不能滿足要求,從而對于系統(tǒng)的配置和使用都會造成很大的不便,所以他們提出了對新硬件的需求。

根據(jù)這個目標,硬件方案中就針對性的選用了兩個高性能網(wǎng)絡處理器,然后還需要深入的和軟件設計者交流,以確定內(nèi)存大小,內(nèi)部結(jié)構(gòu),對外接口和調(diào)試接口的數(shù)量及類型等等細節(jié),比如軟件人員喜歡將控制信令通路和數(shù)據(jù)通路完全分開來,這樣在確定內(nèi)部數(shù)據(jù)走向的時候要慎重考慮。

項目開始之初是需要召開很多的討論會議的,應該盡量邀請所有相關部門來參與,好處有三個,第一可以充分了解大家的需要,以免在系統(tǒng)設計上遺漏重要的功能,第二是可以讓各個部門了解這個項目的情況,提早做好時間和人員上協(xié)作的準備,第三是從感情方面講,在設計之初各個部門就參與了進來,這個項目就變成了大家共同的一個心血結(jié)晶,會得到大家的呵護和良好合作,對完成工作是很有幫助的。

原則二:

原理圖設計中要注意的問題

原理圖設計中要有“拿來主義”,現(xiàn)在的芯片廠家一般都可以提供參考設計的原理圖,所以要盡量的借助這些資源,在充分理解參考設計的基礎上,做一些自己的發(fā)揮。當主要的芯片選定以后,最關鍵的外圍設計包括了電源,時鐘和芯片間的互連。

電源是保證硬件系統(tǒng)正常工作的基礎,設計中要詳細的分析:系統(tǒng)能夠提供的電源輸入;單板需要產(chǎn)生的電源輸出;各個電源需要提供的電流大小;電源電路效率;各個電源能夠允許的波動范圍;整個電源系統(tǒng)需要的上電順序等等。

比如A項目中的網(wǎng)絡處理器需要1.25V作為核心電壓,要求精度在+5%- -3%之間,電流需要12A左右,根據(jù)這些要求,設計中采用5V的電源輸入,利用Linear開關電源控制器和IR的MOSFET搭建了合適的電源供應電路,精度要求決定了輸出電容的ESR選擇,并且為防止電流過大造成的電壓跌落,加入了遠端反饋的功能。

時鐘電路的實現(xiàn)要考慮到目標電路的抖動等要求,A項目中用到了GE的PHY器件,剛開始的時候使用一個內(nèi)部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘,結(jié)果GE鏈路上出現(xiàn)了丟包,后來換成簡單的時鐘Buffer器件就解決了丟包問題,分析起來就是內(nèi)部的鎖相環(huán)引入了抖動。

芯片之間的互連要保證數(shù)據(jù)的無誤傳輸,在這方面,高速的差分信號線具有速率高,好布線,信號完整性好等特點,A項目中的多芯片間互連均采用了高速差分信號線,在調(diào)試和測試中沒有出現(xiàn)問題。

原則三:

PCB設計中要注意的問題

PCB設計中要做到目的明確,對于重要的信號線要非常嚴格的要求布線的長度和處理地環(huán)路,而對于低速和不重要的信號線就可以放在稍低的布線優(yōu)先級上。重要的部分包括:電源的分割;內(nèi)存的時鐘線,控制線和數(shù)據(jù)線的長度要求;高速差分線的布線等等。

A項目中使用內(nèi)存芯片實現(xiàn)了1G大小的DDR memory,針對這個部分的布線是非常關鍵的,要考慮到控制線和地址線的拓撲分布,數(shù)據(jù)線和時鐘線的長度差別控制等方面,在實現(xiàn)的過程中,根據(jù)芯片的數(shù)據(jù)手冊和實際的工作頻率可以得出具體的布線規(guī)則要求,比如同一組內(nèi)的數(shù)據(jù)線長度相差不能超過多少個mil,每個通路之間的長度相差不能超過多少個mil等等。

當這些要求確定后就可以明確要求PCB設計人員來實現(xiàn)了,如果設計中所有的重要布線要求都明確了,可以轉(zhuǎn)換成整體的布線約束,利用CAD中的自動布線工具軟件來實現(xiàn)PCB設計,這也是在高速PCB設計中的一個發(fā)展趨勢。

原則四:

檢查和調(diào)試

當準備調(diào)試一塊板的時候,一定要先認真的做好目視檢查,檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障,檢查是否有元器件型號放置錯誤,第一腳放置錯誤,漏裝配等問題,然后用萬用表測量各個電源到地的電阻,以檢查是否有短路,這個好習慣可以避免貿(mào)然上電后損壞單板。

調(diào)試的過程中要有平和的心態(tài),遇見問題是非常正常的,要做的就是多做比較和分析,逐步的排除可能的原因,要堅信“凡事都是有辦法解決的”和“問題出現(xiàn)一定有它的原因”,這樣最后一定能調(diào)試成功。

一些總結(jié)的話:

現(xiàn)在從技術的角度來說,每個設計最終都可以做出來,但是一個項目的成功與否,不僅僅取決于技術上的實現(xiàn),還與完成的時間,產(chǎn)品的質(zhì)量,團隊的配合密切相關,所以良好的團隊協(xié)作,透明坦誠的項目溝通,精細周密的研發(fā)安排,充裕的物料和人員安排,這樣才能保證一個項目的成功。

一個好的硬件工程師實際上就是一個項目經(jīng)理,他/她需要從外界交流獲取對自己設計的需求,然后匯總,分析成具體的硬件實現(xiàn)。還要跟眾多的芯片和方案供應商聯(lián)系,從中挑選出合適的方案,當原理圖完成后,他/她要組織同事來進行配合評審和檢查,還要和CAD工程師一起工作來完成PCB的設計。

與此同時,還要準備好BOM清單,開始采購和準備物料,聯(lián)系加工廠家完成板的貼裝。在調(diào)試的過程中他/她要組織好軟件工程師來一起攻關調(diào)試,配合測試工程師一起解決測試中發(fā)現(xiàn)的問題,等到產(chǎn)品推出到現(xiàn)場,如果出現(xiàn)問題,還需要做到及時的支持。所以做一個硬件設計人員要鍛煉出良好的溝通能力,面對壓力的調(diào)節(jié)能力,同一時間處理多個事務的協(xié)調(diào)和決斷能力和良好平和的心態(tài)等等。

還有細心和認真,因為硬件設計上的一個小疏忽往往就會造成非常大的經(jīng)濟損失,比如以前碰到一塊板在PCB設計完備出制造文件的時候誤操作造成了電源層和地層連在了一起,PCB板制造完畢后又沒有檢查直接上生產(chǎn)線貼裝,到測試的時候才發(fā)現(xiàn)短路問題,但是元器件已經(jīng)都焊接到板上了,結(jié)果造成了幾十萬的損失。所以細心和認真的檢查,負責任的測試,不懈的學習和積累,才能使得一個硬件設計人員持續(xù)不斷的進步。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 原理圖
    +關注

    關注

    1300

    文章

    6358

    瀏覽量

    234995
  • 硬件
    +關注

    關注

    11

    文章

    3380

    瀏覽量

    66401
  • 硬件開發(fā)

    關注

    3

    文章

    159

    瀏覽量

    24262

原文標題:硬件開發(fā)的這四大原則,你都贊同嗎?

文章出處:【微信號:Mouser-Community,微信公眾號:貿(mào)澤電子設計圈】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    混合信號PCB布局設計的基本準則分享

    本文詳細說明在設計混合信號PCB的布局時應考慮的內(nèi)容。本文將涉及元件放置、電路板分層和接地平面方面的考量。本文討論的準則為混合信號板的布局設計提供了一種實用方法,對所有背景的工程師應當都能有所幫助
    的頭像 發(fā)表于 04-13 09:36 ?969次閱讀
    混合信號PCB布局設計的<b class='flag-5'>基本準則</b>分享

    混合信號PCB布局設計的基本準則

    方面的考量。本文討論的準則為混合信號板的布局設計提供了一種實用方法,對所有背景的工程師應當都能有所幫助。 ? 簡介 混合信號PCB設計要求對模擬和數(shù)字電路有基本的了解,以最大程度地減少(如果不能防止的話)信號干擾。構(gòu)成現(xiàn)代系統(tǒng)的元件既有在數(shù)字域運行的元件,又
    發(fā)表于 04-14 11:35 ?1067次閱讀
    混合信號PCB布局設計的<b class='flag-5'>基本準則</b>

    硬件開發(fā)基本準則

    硬件開發(fā)基本準則
    發(fā)表于 08-20 14:29

    硬件開發(fā)四大原則

    以實際的硬件設計項目為例,一同探討硬件開發(fā)基本準則思想,同時歡迎大家積極提出自己的問題和觀點。1、充分了解各方的設計需求,確定合適的解決
    發(fā)表于 03-22 13:01

    硬件開發(fā)四個原則,可以簡單了解一下

    `以實際的硬件設計項目為例,一同探討硬件開發(fā)基本準則思想,同時歡迎大家積極提出自己的問題和觀點。1、充分了解各方的設計需求,確定合適的解
    發(fā)表于 06-27 08:19

    手機結(jié)構(gòu)設計的基本準則

    手機結(jié)構(gòu)設計的基本準則 總原則:結(jié)構(gòu)設計力求合理,模具制作簡單,裝配方便,省時省料。1. 在滿足設計要求的前提下,
    發(fā)表于 06-18 10:37 ?1297次閱讀

    FPGA開發(fā)流程及編程思想

    FPGA開發(fā)流程及編程思想,好東西,喜歡的朋友可以下載來學習。
    發(fā)表于 01-18 15:17 ?31次下載

    一同探討硬件開發(fā)基本準則思想

    時鐘電路的實現(xiàn)要考慮到目標電路的抖動等要求,A項目中用到了GE的PHY器件,剛開始的時候使用一個內(nèi)部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘,結(jié)果GE鏈路上出現(xiàn)了丟包,后來換成簡單的時鐘Buffer器件就解決了丟包問題,分析起來就是內(nèi)部的鎖相環(huán)引入了抖動。
    的頭像 發(fā)表于 06-27 08:38 ?3339次閱讀

    CC2640R2F布板有哪些基本準則

    CC2640R2F硬件射頻從設計到成型之三-CC2640R2F布板關鍵準則
    的頭像 發(fā)表于 08-16 00:13 ?4206次閱讀

    PCB技術硬件開發(fā)基本準則(一)

    以下我將以一個實際的硬件設計項目為例,和大家一同探討硬件開發(fā)基本準則思想,同時歡迎大家積極提出自己的問
    發(fā)表于 03-31 17:01 ?2590次閱讀

    硬件電路開發(fā)可以分為哪幾個階段呢

    硬件電路開發(fā)流程是指導硬件工程師按規(guī)范化方式進行開發(fā)準則,規(guī)范了硬件電路
    的頭像 發(fā)表于 07-03 10:09 ?2796次閱讀

    混合信號PCB布局設計的基本準則

    本文涉及元件放置、電路板分層和接地平面方面的考量,文中討論的準則為混合信號板的布局設計提供了一種實用方法,對所有背景的工程師應當都能有所幫助。
    的頭像 發(fā)表于 05-05 09:57 ?596次閱讀
    混合信號PCB布局設計的<b class='flag-5'>基本準則</b>

    應用筆記——GaN偏置電路設計準則

    本文內(nèi)容翻譯自一篇Qorvo的應用筆記,雖然標題是針對GaN偏置電路設計的一些基本準則,但實際上對GaAs也是適用的?;诨衔锇雽w做射頻功放的同學應該都是有概念的,正好這篇文章做了總結(jié),就隨手分享共同學習一下。
    的頭像 發(fā)表于 05-10 09:52 ?5426次閱讀
    應用筆記——GaN偏置電路設計<b class='flag-5'>準則</b>

    混合信號PCB布局設計的基本準則

    本文詳細說明在設計混合信號PCB的布局時應考慮的內(nèi)容。本文將涉及元件放置、電路板分層和接地平面方面的考量。本文討論的準則為混合信號板的布局設計提供了一種實用方法,對所有背景的工程師應當都能有所幫助。
    的頭像 發(fā)表于 07-10 10:16 ?432次閱讀
    混合信號PCB布局設計的<b class='flag-5'>基本準則</b>

    淺談硬件電路開發(fā)流程規(guī)范

    硬件電路開發(fā)流程是指導硬件工程師按規(guī)范化方式進行開發(fā)準則,規(guī)范了硬件電路
    的頭像 發(fā)表于 08-03 10:31 ?1379次閱讀
    淺談<b class='flag-5'>硬件</b>電路<b class='flag-5'>開發(fā)</b>流程規(guī)范