詳解Zynq中的SPI控制器

本文簡(jiǎn)單介紹Zynq中的SPI控制器。本文將“master”稱為“主機(jī)”；將“slave”稱為“從機(jī)”；將“slave slect”從機(jī)選擇簡(jiǎn)稱為SS。

SPI控制器

Zynq中的SPI總線控制器能夠與各種外設(shè)通信，如存儲(chǔ)器、溫度傳感器、壓力傳感器、模擬轉(zhuǎn)換器、實(shí)時(shí)時(shí)鐘、任何支持串行模式的SD卡。SPI控制器可以工作在主機(jī)模式、從機(jī)模式、舵主模式。Zynq-7000系列包括2個(gè)SPI控制器。

主機(jī)模式：控制器驅(qū)動(dòng)串行時(shí)鐘（源自PS時(shí)鐘系統(tǒng)）和從機(jī)選擇信號(hào)。控制器有3個(gè)從機(jī)選擇信號(hào)（Slave Select，簡(jiǎn)稱SS），并且可以在外部擴(kuò)展?？刂破魍ㄟ^(guò)向32位的讀/寫數(shù)據(jù)端口寄存器寫入字節(jié)，實(shí)現(xiàn)讀取或?qū)懭霃臋C(jī)設(shè)備。

從機(jī)模式：控制器接收來(lái)自外部設(shè)備的串行時(shí)鐘，并使用SPI_Ref_Clk來(lái)同步數(shù)據(jù)捕獲。從機(jī)模式包括一個(gè)可編程的啟動(dòng)檢測(cè)機(jī)制，當(dāng)SS信號(hào)有效時(shí)使能控制器。

多主模式：當(dāng)控制器處于無(wú)效狀態(tài)時(shí)，其輸出信號(hào)是三態(tài)的；當(dāng)控制器使能時(shí)，可以檢測(cè)連接錯(cuò)誤。通過(guò)復(fù)位SPI使能位，控制器輸出將立刻轉(zhuǎn)換為三態(tài)。

SPI I/O接口和軟件之間有讀、寫FIFO，作為緩存。主機(jī)、從機(jī)I/O模式下都可使用FIFO。

控制器特性

每個(gè)SPI控制器可以獨(dú)立配置，包括如下特性：

四線式總線：MOSI（主機(jī)輸出-從機(jī)輸入）、MISO（主機(jī)輸入-從機(jī)輸出）、SCLK、SS，主機(jī)模式下有3個(gè)從機(jī)選擇信號(hào)；

全雙工工作，支持同時(shí)接收和發(fā)送；

通過(guò)APB從接口的32位可編程寄存器；

將讀/寫數(shù)據(jù)映射到Rx/Tx FIFO，以字節(jié)為單位；

主機(jī)模式下，可選擇手動(dòng)或自動(dòng)啟動(dòng)數(shù)據(jù)傳輸、手動(dòng)或自動(dòng)從機(jī)選擇模式、從機(jī)選擇信號(hào)可以直接與從機(jī)設(shè)備連接，也可以在外部做擴(kuò)展（比如3-8譯碼器）、可編程的SS和MOSI延遲；

從機(jī)模式下，可編程的啟動(dòng)檢測(cè)模式；

當(dāng)SPI的I/O信號(hào)由MIO引腳引出時(shí)，SCLK為50MHz；由EMIO接口引出到PL管腳時(shí)，SCLK為25MHz；

可編程的時(shí)鐘相位和極性；

可選擇中斷驅(qū)動(dòng)或輪詢狀態(tài)。

系統(tǒng)框圖

SPI控制器的系統(tǒng)框圖如下，簡(jiǎn)單介紹一下各部分。

上圖中有兩個(gè)獨(dú)立的SPI接口控制器，每個(gè)控制器的I/O信號(hào)可以路由（Routing）到MIO管腳或EMIO接口。每個(gè)控制器有單獨(dú)的中斷信號(hào)（中斷ID 58和81）到PS中斷控制器，還有單獨(dú)的復(fù)位信號(hào)。每個(gè)控制器都有自己的一組控制寄存器和狀態(tài)寄存器。

PS時(shí)鐘子系統(tǒng)為SPI控制器提供一個(gè)參考時(shí)鐘SPI_Ref_Clk，用于控制器的邏輯功能，再通過(guò)波特率發(fā)生器產(chǎn)生用于主機(jī)模式的SCLK。

功能模塊框圖

SPI控制器的功能模塊框圖如下所示：

簡(jiǎn)單介紹一下各部分：

APB接口：32位，用于響應(yīng)寄存器的讀、寫，處理數(shù)據(jù)端口和FIFO之間的讀寫命令和數(shù)據(jù)。數(shù)據(jù)端口以字節(jié)（即[7:0]）為單位。

SPI主機(jī)：此時(shí)控制器要驅(qū)動(dòng)SCLK，并輸出3個(gè)從機(jī)選擇信號(hào)。MOSI信號(hào)上的從機(jī)選擇和傳輸開(kāi)始，可以在軟件中手動(dòng)控制，也可以由硬件自動(dòng)控制。

SPI從機(jī)：此時(shí)控制器只使用一個(gè)從機(jī)選擇的輸入信號(hào)（SS0）。SCLK與控制器的參考時(shí)鐘（SPI_Ref_Clk）同步。

Tx和Rx FIFO：每個(gè)FIFO都是128字節(jié)，軟件使用寄存器映射后的數(shù)據(jù)端口寄存器來(lái)讀、寫FIFO。FIFO橋接了兩個(gè)時(shí)鐘域：APB接口和控制器的SPI_Ref_Clk。

主機(jī)模式

SPI I/O接口向從機(jī)發(fā)送數(shù)據(jù)，或者接收從機(jī)的數(shù)據(jù)?？刂破饕淮沃荒苓x擇一個(gè)從機(jī)設(shè)備。如果從機(jī)設(shè)備超過(guò)3個(gè)，可以使用3-8譯碼器，將3個(gè)從機(jī)選擇信號(hào)擴(kuò)展為8路。

1.數(shù)據(jù)傳輸

發(fā)送：SCLK和MOSI信號(hào)由主機(jī)控制。軟件把要傳輸?shù)臄?shù)據(jù)寫入TxFIFO，由手動(dòng)或自動(dòng)的方式啟動(dòng)傳輸，數(shù)據(jù)驅(qū)動(dòng)到MOSI（主輸出-從輸入）管腳上。只要TxFIFO中有數(shù)據(jù)便會(huì)連續(xù)傳輸。

接收：數(shù)據(jù)從MISO（主輸入-從輸出）管腳上串行接收數(shù)據(jù)，一次加載8bit到RxFIFO中，軟件讀取RxFIFO。每向TxFIFO寫n字節(jié)數(shù)據(jù)，也會(huì)有n字節(jié)數(shù)據(jù)存儲(chǔ)在RxFIFO中，軟件必須讀取完這些數(shù)據(jù)后才能開(kāi)啟下一次傳輸。

2.自動(dòng)/手動(dòng)SS與啟動(dòng)

SPI I/O接口上的數(shù)據(jù)傳輸可以通過(guò)軟件手動(dòng)啟動(dòng)，也可以由控制器硬件自動(dòng)啟動(dòng)。從機(jī)選擇也可以由軟件或硬件完成。四種情況總結(jié)如下表：

軟件中要通過(guò)Tx/Rx FIFO的閾值級(jí)別來(lái)避免FIFO中數(shù)據(jù)不夠或溢出。當(dāng)TxFIFO中的字節(jié)數(shù)小于TxFIFO閾值級(jí)別時(shí)，標(biāo)記TxFIFO Not Full狀態(tài)；當(dāng)RxFIFO中的字節(jié)數(shù)達(dá)到128時(shí)，標(biāo)記RxFIFO Full狀態(tài)。

從機(jī)模式

控制器接收來(lái)自外部主機(jī)的數(shù)據(jù)，同時(shí)輸出一個(gè)應(yīng)答。SCLK鎖存MOSI（輸入）信號(hào)上的數(shù)據(jù)。如果SS（輸入）信號(hào)為無(wú)效狀態(tài)，控制器便忽略MOSI上的輸入。當(dāng)SS有效時(shí)，在傳輸期間必須持續(xù)保持有效狀態(tài)。如果傳輸過(guò)程中SS變?yōu)闊o(wú)效，控制器會(huì)發(fā)出中斷，以提醒用戶。

軟件把要發(fā)送給主機(jī)的數(shù)據(jù)寫入TxFIFO中，然后控制器將其串行化到MISO信號(hào)上。當(dāng)TxFIFO中有數(shù)據(jù)且SS信號(hào)持續(xù)有效時(shí)，將保持傳輸狀態(tài)。SS輸入管腳必須由SCLK輸入同步驅(qū)動(dòng)。控制器工作在SPI_Ref_Clk時(shí)鐘域，輸入信號(hào)也是在SPI_Ref_Clk域中同步并進(jìn)行分析。

從機(jī)模式在SPI_Ref_Clk時(shí)鐘域中檢測(cè)一個(gè)字（word）的開(kāi)始，有兩種情況：

啟用控制器時(shí)檢測(cè)：如果在SS無(wú)效時(shí)使能了控制器，控制器將忽略數(shù)據(jù)，等待SCLK變?yōu)榉腔钴S狀態(tài)，然后捕獲數(shù)據(jù)。SCLK不活躍時(shí)，控制器在SPI_Ref_Clk域中計(jì)數(shù)，達(dá)到設(shè)定值（可編程）時(shí)，便假定有一個(gè)新字（word）。

SS有效時(shí)檢測(cè)：?jiǎn)⒂每刂破髑襍S被檢測(cè)為無(wú)效時(shí)，當(dāng)SS轉(zhuǎn)為有效后，下一個(gè)SCLK的活躍邊沿便被控制器認(rèn)為是一個(gè)字的開(kāi)始。

一個(gè)“開(kāi)始”必須在至少4個(gè)SPI_Ref_Clk周期內(nèi)保持有效狀態(tài)。在外部主機(jī)“馬上”開(kāi)始數(shù)據(jù)傳輸?shù)臅r(shí)候，才使能從機(jī)模式，這樣會(huì)有概率（很?。┌l(fā)生同步錯(cuò)誤的情況?？梢圆捎萌缦麓胧┍苊膺@個(gè)問(wèn)題：

在使能從機(jī)模式后，確保至少10個(gè)SPI_Ref_Clk周期后外部主機(jī)才開(kāi)始數(shù)據(jù)傳輸；

確保在使能了外部的主機(jī)模式后，再使能從機(jī)模式；

確保當(dāng)使能從機(jī)時(shí)SS輸入信號(hào)為無(wú)效狀態(tài)。

控制器的FIFO

Rx和Tx FIFO各有128個(gè)字節(jié)深度。如果控制器試圖將數(shù)據(jù)送入到一個(gè)已滿的RxFIFO，該數(shù)據(jù)將會(huì)丟失，同時(shí)設(shè)置溢出（overflow）標(biāo)志。如果TxFIFO已滿，則不要向其寫入更多數(shù)據(jù)。當(dāng)TxFIFO的級(jí)別高于TxFIFO_Not_FULL的閾值級(jí)別時(shí)，會(huì)保持Tx_FIFO_FULL狀態(tài)。如果我們向已滿的TxFIFO寫數(shù)據(jù)，該數(shù)據(jù)會(huì)丟失且不會(huì)發(fā)出任何指示（比如中斷）。

上圖展示兩個(gè)FIFO各自的中斷情況。

SPI協(xié)議詳解

主機(jī)模式下，控制器支持幾種不同的I/O信號(hào)關(guān)系，4種時(shí)鐘相位（CLK_PH）和極性（CLK_POL）的配置組成了通常所說(shuō)的4種SPI模式。不同的配置參數(shù)主要影響SCLK的活躍邊沿、SS的選擇、SCLK的空閑狀態(tài)。具體見(jiàn)下表（高電平無(wú)效，低電平有效）：

如果以前沒(méi)有專門了解過(guò)SPI協(xié)議，看到這個(gè)表可能頭都要大了，我們結(jié)合下面的解釋和時(shí)序圖加深自己的理解（表頭，將上表參數(shù)部分看作4×4的矩陣）。

當(dāng)CLK_PH=0時(shí)，設(shè)定的一段時(shí)間內(nèi)，主機(jī)設(shè)備自動(dòng)驅(qū)動(dòng)SS輸出為無(wú)效狀態(tài)（表[3,1]與[3,2]），最小保持2個(gè)SPI_Ref_Clk的周期。兩個(gè)字間有最短3個(gè)SPI_Ref_Clk周期的延遲，這段延遲內(nèi)卸載（unload）TxFIFO，為下一次并-串轉(zhuǎn)換做準(zhǔn)備，并將SS切換為無(wú)效。

當(dāng)CLK_PH=1時(shí)，字之間的SS輸出信號(hào)仍保持有效狀態(tài)（表[3,3]和[3,4]）。兩個(gè)字之間的最小延遲可達(dá)1個(gè)SPI_Ref_Clk周期，同樣會(huì)卸載（unload）TxFIFO，為下一次并-串轉(zhuǎn)換做準(zhǔn)備。

下面看CLK_PH=0時(shí)的時(shí)序圖。以POL=0為例，“驅(qū)動(dòng)邊沿”是指下降沿（表[1,1]）處驅(qū)動(dòng)bit間的切換，“采樣邊沿”是指上升沿處（表[2,1]）對(duì)信號(hào)采樣，此時(shí)正好位于數(shù)據(jù)中央。POL=1時(shí)，恰好相反（表[1,2]和[2,2]）。

下面看CLK_PH=1的時(shí)序圖，情況如上類似（表[1,3]、[1,4]、[2,3]、[2,4]）。

SPI還有一種“背靠背（back-to-back）”傳輸模式，即連續(xù)傳輸字（word），時(shí)序見(jiàn)下圖：

看到CLK_PH=0時(shí)，字間SS會(huì)有短暫的無(wú)效狀態(tài)；而CLK=1時(shí)，SS持續(xù)有效。

SPI信號(hào)路由

SPI接口信號(hào)可以路由到MIO管腳（50MHz）或EMIO接口（25MHz）。使用EMIO接口時(shí)，用戶必須在PL部分創(chuàng)建邏輯，將SPI EMIO接口直接連到PL管腳上的I/O Buffer。

用于可以連接每個(gè)SPI控制器和外部的SPI從機(jī)設(shè)備。在主機(jī)模式下，如果不使用SS0信號(hào)，則必須將其連接到VCC。這是因?yàn)橹鳈C(jī)模式下，控制器會(huì)檢查這個(gè)信號(hào)以判斷是否是多主機(jī)模式。如果SS0為邏輯低，控制器會(huì)假設(shè)為多主機(jī)模式，發(fā)出命令前會(huì)一直等待SS0變?yōu)闊o(wú)效。

路由到MIO的主機(jī)模式框圖如下，SS信號(hào)直接相連的情況下，最多可以連接3個(gè)從機(jī)設(shè)備：

路由到EMIO的主機(jī)模式框圖如下，確保使能了PS-PL電壓電平轉(zhuǎn)換器，且為PL提供電源和配置，否則SPI控制器將無(wú)法工作：

路由到MIO的從機(jī)模式框圖如下：

將SPI接口路由到MIO接口時(shí)的配置很簡(jiǎn)單，配置ZYNQ IP核，選擇MIO管腳即可。路由到EMIO則有點(diǎn)麻煩，很多人看到這么多信號(hào)可能都懵了，我的天，不應(yīng)該只有簡(jiǎn)簡(jiǎn)單單的SCLK、MOSI、MISO、SS0、SS1、SS2共6根線就夠了嗎？

在EMIO接口上可用的SPI I/O接口信號(hào)雖然只有6“種”，但絕不是6“根”，很多信號(hào)都有3態(tài)接口。以SPI 0為例，14根信號(hào)如下表所示（一般我們不會(huì)全部用到）：

原文鏈接：https://blog.csdn.net/FPGADesigner/article/details/88932544