以下文章來(lái)源于學(xué)習(xí)那些事,作者小陳婆婆
晶圓級(jí)可靠性評(píng)價(jià)技術(shù)
隨著半導(dǎo)體工藝復(fù)雜度提升,可靠性要求與測(cè)試成本及時(shí)間之間的矛盾日益凸顯。晶圓級(jí)可靠性(Wafer Level Reliability, WLR)技術(shù)通過(guò)直接在未封裝晶圓上施加加速應(yīng)力,實(shí)現(xiàn)快速、低成本的可靠性評(píng)估,成為工藝開(kāi)發(fā)的關(guān)鍵工具,本文分述如下:
晶圓級(jí)可靠性(WLR)技術(shù)概述
晶圓級(jí)電遷移評(píng)價(jià)技術(shù)
自加熱恒溫電遷移試驗(yàn)步驟詳述
1晶圓級(jí)可靠性(WLR)技術(shù)概述
WLR技術(shù)核心優(yōu)勢(shì)
無(wú)需封裝:熱阻低,允許施加更高溫度和大電流密度而不引入新失效機(jī)理;
實(shí)時(shí)反饋:與工藝開(kāi)發(fā)流程深度融合,工藝調(diào)整后可立即通過(guò)測(cè)試反饋評(píng)估可靠性影響;
行業(yè)標(biāo)準(zhǔn)化:主流廠(chǎng)商均發(fā)布WLR技術(shù)報(bào)告,推動(dòng)其成為工藝驗(yàn)證的通用方法。
WLR技術(shù)的核心目標(biāo)與應(yīng)用場(chǎng)景
本質(zhì)目標(biāo):評(píng)估工藝穩(wěn)健性,削弱本征磨損機(jī)理(如電遷移、氧化層擊穿),降低量產(chǎn)風(fēng)險(xiǎn),并為工藝優(yōu)化提供早期預(yù)警。
應(yīng)用場(chǎng)景:新工藝或新技術(shù)開(kāi)發(fā)階段,快速識(shí)別潛在可靠性問(wèn)題;與傳統(tǒng)封裝級(jí)測(cè)試結(jié)合,實(shí)現(xiàn)全周期可靠性評(píng)估與壽命預(yù)測(cè)。
關(guān)鍵測(cè)試領(lǐng)域與失效機(jī)理
WLR技術(shù)聚焦半導(dǎo)體器件的本征可靠性,覆蓋以下核心領(lǐng)域:
金屬化可靠性——電遷移:互連測(cè)試結(jié)構(gòu)監(jiān)測(cè)通孔和有源區(qū)連接孔在電流應(yīng)力下的失效。
氧化層完整性:測(cè)試結(jié)構(gòu)檢測(cè)氧化層因缺陷或高電場(chǎng)導(dǎo)致的擊穿。
熱載流子注入:評(píng)估MOS管和雙極晶體管絕緣層因載流子注入導(dǎo)致的閾值電壓漂移、漏電流增大。
連接可靠性——鍵合完整性:檢測(cè)金屬層與硅界面在高溫或機(jī)械應(yīng)力下的剝離或腐蝕。
其他失效機(jī)理:等離子損傷(天線(xiàn)效應(yīng)),濺射工藝中電荷積累對(duì)柵氧化層的損傷;可動(dòng)離子沾污,離子污染導(dǎo)致閾值電壓下降;層間介質(zhì)完整性,低介電常數(shù)(low-k)材料在應(yīng)力下的擊穿風(fēng)險(xiǎn)。
典型測(cè)試方法與結(jié)構(gòu)
針對(duì)不同失效機(jī)理,WLR需設(shè)計(jì)專(zhuān)用測(cè)試結(jié)構(gòu)并施加特定應(yīng)力:
1.金屬化完整性測(cè)試
測(cè)試結(jié)構(gòu):蛇形金屬線(xiàn)或通孔鏈;
應(yīng)力條件:高溫(>150℃)與大電流密度(>1×10? A/cm2);
監(jiān)測(cè)參數(shù):電阻變化率或開(kāi)路/短路故障。
2.氧化層完整性測(cè)試
測(cè)試結(jié)構(gòu):電容結(jié)構(gòu)(MOS電容或MIM電容);
應(yīng)力條件:恒定電壓(如5V)或電場(chǎng)(>5 MV/cm);
監(jiān)測(cè)參數(shù):漏電流激增或擊穿時(shí)間(Time-to-Breakdown, TTB)。
3.熱載流子注入測(cè)試
測(cè)試結(jié)構(gòu):NMOS/PMOS晶體管;
應(yīng)力條件:高溫(125℃)與高柵壓(如1.5×工作電壓);
監(jiān)測(cè)參數(shù):閾值電壓偏)、亞閾值斜率退化。
4.可動(dòng)離子沾污測(cè)試
測(cè)試結(jié)構(gòu):晶體管陣列;
應(yīng)力條件:高溫烘焙(如175℃)或反向偏壓;
監(jiān)測(cè)參數(shù):閾值電壓瞬時(shí)漂移。
5.濺射損傷測(cè)試
測(cè)試結(jié)構(gòu):柵氧化層直接連接金屬互連線(xiàn);
應(yīng)力條件:模擬濺射過(guò)程中的電荷積累;
監(jiān)測(cè)參數(shù):氧化層擊穿電壓或漏電流。
WLR技術(shù)的科學(xué)性與優(yōu)勢(shì)
加速試驗(yàn)設(shè)計(jì):通過(guò)提高應(yīng)力強(qiáng)度(溫度、電壓、電流)縮短失效時(shí)間,建立失效模型外推至實(shí)際工作條件。
統(tǒng)計(jì)工藝控制(SPC):基于大量晶圓數(shù)據(jù),量化工藝波動(dòng)對(duì)可靠性的影響,實(shí)現(xiàn)早期缺陷篩查。
與傳統(tǒng)測(cè)試對(duì)比:
速度:無(wú)需封裝,測(cè)試周期從數(shù)周縮短至數(shù)小時(shí);
成本:避免封裝成本與測(cè)試設(shè)備損耗;
靈敏度:直接暴露工藝本征缺陷,避免封裝材料干擾。
晶圓級(jí)可靠性技術(shù)通過(guò)實(shí)時(shí)、高效的在線(xiàn)監(jiān)測(cè),將可靠性評(píng)估深度融入工藝開(kāi)發(fā)流程,顯著加速了技術(shù)迭代并降低了量產(chǎn)風(fēng)險(xiǎn)。其科學(xué)化的測(cè)試設(shè)計(jì)與行業(yè)標(biāo)準(zhǔn)化趨勢(shì),使其成為半導(dǎo)體制造中不可或缺的可靠性保障手段。
2晶圓級(jí)電遷移評(píng)價(jià)技術(shù)
電遷移是半導(dǎo)體器件中金屬互連和通孔失效的主要機(jī)理之一。為評(píng)估其可靠性,傳統(tǒng)方法依賴(lài)封裝級(jí)測(cè)試,但存在效率低、成本高的問(wèn)題。晶圓級(jí)技術(shù)的發(fā)展為電遷移評(píng)價(jià)提供了更高效、精準(zhǔn)的解決方案。以下是關(guān)鍵技術(shù)的分述:
傳統(tǒng)封裝法
原理:將封裝后的樣品置于高溫爐中,通入恒定電流,監(jiān)測(cè)電阻變化。當(dāng)電阻變化超過(guò)閾值時(shí)判定為失效,失效時(shí)間即為加速條件下的電遷移壽命。
缺點(diǎn):耗時(shí)長(zhǎng),封裝過(guò)程復(fù)雜,測(cè)試周期長(zhǎng)達(dá)數(shù)周;電流限制,為避免焦耳熱干擾爐溫測(cè)量,電流密度需控制在較低水平(如<1×10? A/cm2),進(jìn)一步延長(zhǎng)測(cè)試時(shí)間;溫度不確定性,金屬線(xiàn)自熱導(dǎo)致實(shí)際溫度高于爐溫,影響結(jié)果準(zhǔn)確性。
自加熱法(晶圓級(jí))
原理:利用金屬線(xiàn)自身的焦耳熱升溫,通過(guò)電阻溫度系數(shù)(TCR)實(shí)時(shí)計(jì)算金屬線(xiàn)溫度。通過(guò)調(diào)節(jié)電流控制溫度,無(wú)需封裝即可在晶圓級(jí)進(jìn)行測(cè)試。
優(yōu)勢(shì):高效性,省去封裝步驟,測(cè)試周期縮短至小時(shí)級(jí);精準(zhǔn)控溫,直接關(guān)聯(lián)電流與溫度,避免外部加熱源干擾。
局限性——通孔測(cè)試失效:通孔與金屬線(xiàn)界面因電流集中導(dǎo)致局部過(guò)熱,無(wú)法準(zhǔn)確測(cè)定整體結(jié)構(gòu)溫度。
多晶硅加熱法
原理:在測(cè)試結(jié)構(gòu)中集成多晶硅電阻作為加熱元件,通過(guò)多晶硅通電流產(chǎn)生熱量,間接加熱電遷移測(cè)試區(qū)域(如通孔)。多晶硅充當(dāng)“片上爐子”,通過(guò)優(yōu)化版圖設(shè)計(jì)(如多晶硅寬度、通孔數(shù)量)實(shí)現(xiàn)均勻加熱。
優(yōu)勢(shì):解決通孔測(cè)試難題,避免電流直接通過(guò)通孔,消除界面過(guò)熱問(wèn)題;靈活控溫,通過(guò)多晶硅電阻設(shè)計(jì)調(diào)節(jié)加熱功率。
挑戰(zhàn):版圖設(shè)計(jì)復(fù)雜,需精確控制多晶硅尺寸與通孔布局以確保溫度均勻性;工藝敏感性,多晶硅電阻值受工藝波動(dòng)影響,需嚴(yán)格工藝控制。
Black方程與壽命外推
上述方法均在加速應(yīng)力條件下測(cè)試,需通過(guò)物理模型外推至實(shí)際工作條件。
Black方程(上式),描述了電遷移壽命(t)與溫度(T)、電流密度(J)的關(guān)系。其中,Ea為激活能,n為電流密度因子(通常取2),k為玻爾茲曼常數(shù)。
焦耳熱修正:晶圓級(jí)測(cè)試中,大電流導(dǎo)致金屬線(xiàn)溫升
其中,T0為初始溫度,R為電阻,ρ為電阻率,Δ為熱阻。將修正溫度代入Black方程,可更精準(zhǔn)預(yù)測(cè)實(shí)際工作條件下的電遷移壽命。
意義:加速因子分離,明確溫度(主導(dǎo))與電流(次要)對(duì)壽命的影響;設(shè)計(jì)規(guī)則優(yōu)化,通過(guò)外推結(jié)果,指導(dǎo)金屬線(xiàn)寬度、通孔尺寸等工藝參數(shù)設(shè)計(jì)。
技術(shù)對(duì)比與演進(jìn)
晶圓級(jí)電遷移評(píng)價(jià)技術(shù)通過(guò)自加熱和多晶硅加熱法克服了傳統(tǒng)封裝法的效率瓶頸,結(jié)合Black方程實(shí)現(xiàn)了從加速測(cè)試到實(shí)際壽命的精準(zhǔn)預(yù)測(cè),為半導(dǎo)體工藝可靠性?xún)?yōu)化提供了科學(xué)支撐。
3自加熱恒溫電遷移試驗(yàn)步驟詳述
自加熱恒溫電遷移試驗(yàn)基于JEDEC JESD61標(biāo)準(zhǔn)設(shè)計(jì),通過(guò)一維熱流模型模擬金屬線(xiàn)溫度分布,核心目標(biāo)是加速電遷移失效并量化壽命。
具體實(shí)驗(yàn)步驟
試驗(yàn)分為四階段,結(jié)合動(dòng)態(tài)電流調(diào)節(jié)與溫度反饋控制。
初始測(cè)試階段
目的:確定金屬線(xiàn)初始電阻值(R0)及電阻溫度系數(shù)(TCR),為后續(xù)溫度計(jì)算提供基準(zhǔn)。
操作:電阻測(cè)量,在恒溫條件下(如室溫)施加小電流(避免自熱),測(cè)量金屬線(xiàn)初始電阻R0;TCR標(biāo)定:通過(guò)溫度掃描實(shí)驗(yàn)(如變溫箱控制),建立電阻隨溫度變化的線(xiàn)性關(guān)系
電流上升測(cè)試階段
目的:逐步增加電流,計(jì)算熱阻并監(jiān)測(cè)有效溫度,確保溫度趨近目標(biāo)值。
操作:電流斜坡施加,以恒定速率(如10 mA/s)提升電流,每步平臺(tái)處測(cè)量電阻R。
熱阻計(jì)算:利用公式估算局部溫度。
終止條件:當(dāng)有效溫度達(dá)目標(biāo)溫度的80%時(shí),結(jié)束該階段。
溫度收斂階段
目的:通過(guò)算法優(yōu)化電流調(diào)節(jié),使金屬線(xiàn)溫度精準(zhǔn)收斂至目標(biāo)值。
操作:收斂級(jí)數(shù)算法,采用動(dòng)態(tài)電流增幅控制(如逐步減小電流調(diào)整步長(zhǎng)),替代傳統(tǒng)差分熱阻法,避免溫度過(guò)沖。
實(shí)時(shí)反饋:基于電阻測(cè)量值(R(T))與TCR模型,動(dòng)態(tài)調(diào)整電流以逼近目標(biāo)溫度Ttarget。
恒定功率維持階段
目的:在目標(biāo)溫度下持續(xù)監(jiān)測(cè)電阻變化,直至失效發(fā)生。
操作:功率控制:根據(jù)初始目標(biāo)溫度下的電阻值Rtarget,調(diào)節(jié)電流使輸入功率(P=I2R)恒定。
失效判據(jù):電阻閾值:電阻值超過(guò)初始值的120%(R ~ fail~ ≥1.2?R ~ initial~ )。
實(shí)時(shí)終止:若電阻突增或開(kāi)路,立即停止測(cè)試并記錄時(shí)間。
關(guān)鍵參數(shù)與注意事項(xiàng)
電流密度范圍:典型值1×10? ~ 3×10? A/cm2(對(duì)應(yīng)10~300 mA/μm2),需根據(jù)金屬線(xiàn)寬度調(diào)整。
反饋控制頻率:控制周期≤500 ms(平衡精度與響應(yīng)速度),最小周期≥50 ms(匹配熱時(shí)間常數(shù))。
失效時(shí)間定義:斜坡/收斂階段失效:記為0時(shí)間失效(因未達(dá)目標(biāo)溫度)。
恒定階段失效:記錄實(shí)際時(shí)間,未失效樣品需結(jié)合對(duì)數(shù)正態(tài)分布統(tǒng)計(jì)處理。
試驗(yàn)后分析
失效模式觀(guān)察:去除鈍化層后,用掃描電鏡(SEM)檢查金屬線(xiàn)空洞、擠出等電遷移特征。
壽命外推:結(jié)合Black方程,將加速條件下的失效時(shí)間外推至實(shí)際工作條件。
通過(guò)上述步驟,恒溫電遷移試驗(yàn)實(shí)現(xiàn)了對(duì)金屬互連可靠性的高效評(píng)估,為工藝優(yōu)化提供數(shù)據(jù)支持。
-
半導(dǎo)體
+關(guān)注
關(guān)注
335文章
28828瀏覽量
236097 -
晶圓
+關(guān)注
關(guān)注
53文章
5140瀏覽量
129607 -
封裝
+關(guān)注
關(guān)注
128文章
8630瀏覽量
145239 -
工藝
+關(guān)注
關(guān)注
4文章
679瀏覽量
29387
原文標(biāo)題:晶圓級(jí)可靠性評(píng)價(jià)技術(shù)
文章出處:【微信號(hào):芯長(zhǎng)征科技,微信公眾號(hào):芯長(zhǎng)征科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
提供半導(dǎo)體工藝可靠性測(cè)試-WLR晶圓可靠性測(cè)試

#硬聲創(chuàng)作季 #可靠性 電子封裝可靠性評(píng)價(jià)中的實(shí)驗(yàn)力學(xué)方法-3

#硬聲創(chuàng)作季 #可靠性 電子封裝可靠性評(píng)價(jià)中的實(shí)驗(yàn)力學(xué)方法-5

#硬聲創(chuàng)作季 #可靠性 電子封裝可靠性評(píng)價(jià)中的實(shí)驗(yàn)力學(xué)方法-6

#硬聲創(chuàng)作季 #可靠性 電子封裝可靠性評(píng)價(jià)中的實(shí)驗(yàn)力學(xué)方法-8

#硬聲創(chuàng)作季 #可靠性 電子封裝可靠性評(píng)價(jià)中的實(shí)驗(yàn)力學(xué)方法-9
晶圓凸點(diǎn)模板技術(shù)和應(yīng)用效果評(píng)價(jià)
輸變電設(shè)施可靠性評(píng)價(jià)規(guī)程
硅片級(jí)可靠性測(cè)試詳解
晶圓級(jí)可靠性測(cè)試:器件開(kāi)發(fā)的關(guān)鍵步驟
晶圓級(jí)多層堆疊技術(shù)的可靠性管理
廣立微推出晶圓級(jí)可靠性測(cè)試設(shè)備

廣立微推出全新晶圓級(jí)可靠性測(cè)試設(shè)備
半導(dǎo)體集成電路的可靠性評(píng)價(jià)

評(píng)論