0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

是德科技如何助力減少PCB改版次數(shù)

是德科技KEYSIGHT ? 來源:是德科技KEYSIGHT ? 2025-03-20 10:58 ? 次閱讀

目前全球電子產(chǎn)業(yè)鏈的核心增長動(dòng)力集中于AI服務(wù)器、交換機(jī)與各種先進(jìn)設(shè)備如電動(dòng)汽車、高端醫(yī)療產(chǎn)品,智能手機(jī)等。

研報(bào)顯示

全球PCB市場2024年增速近6.0%,其中HDI板和18層以上多層板成為增速最快的品類,增速超15%,也是受到了以上需求的驅(qū)動(dòng)。

隨著PCB速率和頻率不斷增加,PCB板趨向于多層高密化,選擇合適基材并設(shè)計(jì)出滿足SI要求的疊層成為高速信號(hào)設(shè)計(jì)的核心工作之一。

PCB改版是研發(fā)人員最不期望看到的事情,而PCB選材或疊層問題是造成PCB改版的最常見的原因之一。不良的PCB選材或疊層設(shè)計(jì)會(huì)導(dǎo)致傳輸線阻抗失配,插損超標(biāo)等嚴(yán)重的信號(hào)完整性問題。

如何才能減少或者避免因?yàn)榀B層原因造成的改版?

其最大的挑戰(zhàn)在于如何跨越“PCB工廠的阻抗經(jīng)驗(yàn)修正過程”鴻溝,以實(shí)現(xiàn)對(duì)疊層的阻抗與插損的精確仿真能力。

當(dāng)前,高速信號(hào)SI工程師在前期花了大量的努力進(jìn)行疊層、阻抗和插損等仿真計(jì)算,但到PCB加工時(shí)還是需要按照PCB工廠通過FA獲取經(jīng)驗(yàn)值后再對(duì)阻抗重新計(jì)算并調(diào)整線寬間距,甚至調(diào)整幅度過大時(shí)需要對(duì)疊層及阻抗進(jìn)行改版重新設(shè)計(jì)。

這種情況的出現(xiàn)源于其影響因素錯(cuò)綜復(fù)雜且不透明:

PCB基材的玻纖結(jié)構(gòu)眾多、不同RC對(duì)應(yīng)不同的DK/DF,PCB工藝的銅厚、層壓后的厚度/DK/DF的變化、阻抗仿真軟件的精度、PCB工廠的經(jīng)驗(yàn)DK、銅箔粗糙度的表征與測量等等關(guān)系錯(cuò)綜復(fù)雜且不透明的參數(shù)及計(jì)算過程。任何一個(gè)參數(shù)不當(dāng),都會(huì)造成阻抗及損耗模擬的偏差,這樣設(shè)計(jì)制造出來的實(shí)際產(chǎn)品就很難符合預(yù)期性能。

下面我們將介紹如何通過“疊層、阻抗與插損” 集成化高精度設(shè)計(jì)與仿真系統(tǒng)幫助PCB工廠實(shí)現(xiàn)去經(jīng)驗(yàn)化達(dá)到疊層設(shè)計(jì)的“一版成功”。

要想解決這個(gè)問題,核心有兩點(diǎn):

一是準(zhǔn)確的DK仿真

二是建立高精度的仿真模型

PCB板的橫截面,介質(zhì)原材料是玻璃纖維和樹脂的混合物。玻璃纖維布類似于我們穿的衣服,交織在一起,有標(biāo)準(zhǔn)的規(guī)格,其余部分是樹脂。

我們通過軟件將這種復(fù)雜變化的介質(zhì)層在Z軸方向上簡單地分成多個(gè)相對(duì)均勻的介質(zhì)層,這樣原本是單一的DK值變成了多個(gè)DK值。我們可以精確地知道在每個(gè)區(qū)域DK的波動(dòng)范圍,通過建立這種模型來代表DK的準(zhǔn)確分布,然后根據(jù)銅線的電磁場分布來計(jì)算對(duì)應(yīng)的DK值,進(jìn)而計(jì)算阻抗值。

傳統(tǒng)的阻抗仿真軟件可以理解為一個(gè)純粹的阻抗計(jì)算器,用戶決定輸入的參數(shù),即單一的DK值,然后軟件根據(jù)自身的模型算出阻抗值。而我們的方案可以認(rèn)為是一種更為先進(jìn)的架構(gòu),阻抗控制由三個(gè)主要因素構(gòu)成,包括疊層設(shè)計(jì)、阻抗計(jì)算和工藝控制。這樣就把所有影響到阻抗的因素考慮進(jìn)去,形成一種系統(tǒng)集成的軟件,可以實(shí)現(xiàn)更為精確的阻抗控制。

利用這個(gè)方案,我們就可以擺脫原先板廠的經(jīng)驗(yàn)DK法,使得這種設(shè)計(jì)加工從黑盒子狀態(tài)變成一種透明去經(jīng)驗(yàn)化的狀態(tài)。

31ad28ba-0452-11f0-9310-92fbcf53809c.jpg

軟件的整體界面情況如上圖。左側(cè)是材料選擇界面,我們支持常用的材料供應(yīng)商。選擇材料后,可以定義其為Core、PP或銅箔,然后將其添加到右側(cè)的疊層設(shè)計(jì)中。由于軟件的無縫集成,相關(guān)參數(shù)會(huì)自動(dòng)從疊層設(shè)計(jì)中提取到阻抗計(jì)算器中,以進(jìn)行阻抗測量。

31cff502-0452-11f0-9310-92fbcf53809c.jpg

另外,我們的方案并沒有使用Ra或Rz進(jìn)行建模,而是使用銅箔和藥水的類型作為參數(shù)進(jìn)行建模。以上是我們軟件的插損仿真界面,首先選擇銅箔的類型,然后選擇銅箔加工的方法和藥水類型。我們可以提供這些參數(shù)給客戶,再根據(jù)疊層結(jié)構(gòu)、線寬等參數(shù)以及DF值,計(jì)算出最終的插損值。

這種方法的準(zhǔn)確度高,我們與PCB板廠合作,使用量產(chǎn)數(shù)據(jù)對(duì)模型進(jìn)行訓(xùn)練和驗(yàn)證,使其模擬插損更加精準(zhǔn)。在插損仿真方面,我們可以做到誤差在10%以內(nèi)。如果加工工藝更好一些,5%的誤差也是可以實(shí)現(xiàn)的。這比行業(yè)內(nèi)其他軟件的準(zhǔn)確度高很多。

智能設(shè)備、AI、高速計(jì)算等高端應(yīng)用的性能對(duì)高頻高速多層高密PCB的阻抗和損耗控制需從材料選型、工藝精度、設(shè)計(jì)仿真、測試驗(yàn)證等都提出了更高的要求,對(duì)高頻高速多層高密PCB板的信號(hào)完整性提出了更嚴(yán)格要求。

復(fù)雜結(jié)構(gòu)帶來的挑戰(zhàn),材料選擇的優(yōu)化需求、加工工藝的高精度要求以及測試驗(yàn)證的嚴(yán)格標(biāo)準(zhǔn)這些因素共同作用,使得在整個(gè)設(shè)計(jì)和制造過程中必須采取更精細(xì)的控制措施,以確保最終產(chǎn)品的高性能和高可靠性。

關(guān)于是德科技

是德科技(NYSE:KEYS)啟迪并賦能創(chuàng)新者,助力他們將改變世界的技術(shù)帶入生活。作為一家標(biāo)準(zhǔn)普爾 500 指數(shù)公司,我們提供先進(jìn)的設(shè)計(jì)、仿真和測試解決方案,旨在幫助工程師在整個(gè)產(chǎn)品生命周期中更快地完成開發(fā)和部署,同時(shí)控制好風(fēng)險(xiǎn)。我們的客戶遍及全球通信、工業(yè)自動(dòng)化、航空航天與國防、汽車、半導(dǎo)體和通用電子等市場。我們與客戶攜手,加速創(chuàng)新,創(chuàng)造一個(gè)安全互聯(lián)的世界。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4338

    文章

    23285

    瀏覽量

    403365
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4182

    瀏覽量

    134732
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    29

    瀏覽量

    9971

原文標(biāo)題:PCB設(shè)計(jì)師必看:如何僅用1個(gè)軟件讓改版率暴降

文章出處:【微信號(hào):是德科技KEYSIGHT,微信公眾號(hào):是德科技KEYSIGHT】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 0人收藏

    評(píng)論

    相關(guān)推薦

    對(duì)PCB進(jìn)行改版

    我現(xiàn)欲對(duì)一電路板進(jìn)行改版,要添加一些電路,也要?jiǎng)h除一些電路,但總體變動(dòng)不大,在這種情況下怎么改版比較好?如何盡量避免修改PCB上那些不需要?jiǎng)拥牟糠郑?/div>
    發(fā)表于 05-31 23:05

    網(wǎng)站改版

    論壇改版了,首頁變的高大上了
    發(fā)表于 05-28 17:00

    pcb改版時(shí)怎么自動(dòng)標(biāo)號(hào)不改變pcb原有的元器件標(biāo)號(hào)

    pcb改版時(shí),原理圖中新添加元器件從別處copy、過來啊的,怎么自動(dòng)標(biāo)號(hào),不改變pcb原有的元器件標(biāo)號(hào),(一更新到PCB布局全變了),誰有好方法。。。
    發(fā)表于 06-17 03:47

    請(qǐng)問如何借助SC Express減少結(jié)構(gòu)化測試次數(shù)?

    如何借助SC Express減少結(jié)構(gòu)化測試次數(shù)
    發(fā)表于 05-11 06:46

    CAD云線怎么畫?CAD云線繪制技巧

    的操作技巧吧!CAD繪制云線的操作步驟:首先打開浩辰CAD建筑軟件,找到菜單位置,建筑設(shè)計(jì)→符號(hào)標(biāo)注→繪制云線(HZYX) ;點(diǎn)取菜單命令后,對(duì)話框顯示:勾選復(fù)選框“修改版次”,命令中提示標(biāo)注一個(gè)表示
    發(fā)表于 06-05 17:34

    如何使用帶FIFO的串口來減少接收中斷次數(shù)

    大家好,我是張巧龍,本文介紹如何使用帶FIFO的串口來減少接收中斷次數(shù),通過一種自定義通訊協(xié)議格式,給出幀打包方法;之后介紹一種特殊的串口數(shù)據(jù)發(fā)送方法,可在避免使用串口發(fā)送中斷的情況下,提...
    發(fā)表于 01-26 07:01

    如何使用帶FIFO的串口來減少接收中斷次數(shù)

    摘要:本文在探討傳統(tǒng)數(shù)據(jù)收發(fā)不足之后,介紹如何使用帶FIFO的串口來減少接收中斷次數(shù),通過一種自定義通訊協(xié)議格式,給出幀打包方法;之后介紹一種特殊的串口數(shù)據(jù)發(fā)送方法,可在避免使用串口發(fā)送中...
    發(fā)表于 02-07 09:22

    Ben Eater's修改版時(shí)鐘模塊的資料分享

    描述Ben Eater's 修改版的時(shí)鐘模塊這是Ben Eater的時(shí)鐘模塊的修改版本,用于他的面包板計(jì)算機(jī)和 6502 計(jì)算機(jī)項(xiàng)目。我的修改是:按鈕操作模式切換(解決先通后斷
    發(fā)表于 08-24 07:32

    什么是改版機(jī)

    什么是改版機(jī)   改版機(jī) 港行、歐改都屬于改版機(jī).它們一般是指由國外、港澳臺(tái)地區(qū)沒有經(jīng)過正常海關(guān)渠道進(jìn)入內(nèi)地市場的手機(jī)。
    發(fā)表于 01-28 10:19 ?354次閱讀

    PCB電路的開發(fā)階段:使用仿真軟件可大幅度減少變更次數(shù)和成本

    PCB電路的開發(fā)階段,通常要經(jīng)歷幾次電路設(shè)計(jì)送代,包括測試、再設(shè)計(jì)、重新加工電路等。這些多次的更改可能導(dǎo)致成本上升項(xiàng)日從開始開發(fā)到推出市場經(jīng)歷4次到8次的更改并不少見。比較慣用的方式是使用電路仿真軟件做好精確的仿真從而可以大幅度減少變更
    發(fā)表于 07-17 10:25 ?3次下載
    <b class='flag-5'>PCB</b>電路的開發(fā)階段:使用仿真軟件可大幅度<b class='flag-5'>減少</b>變更<b class='flag-5'>次數(shù)</b>和成本

    如何使用帶FIFO的串口來減少接收中斷次數(shù)

    FIFO可以緩存串口接收到的數(shù)據(jù),因此我們可以利用FIFO來減少中斷次數(shù)。以NXP的lpc1778芯片為例,接收FIFO的觸發(fā)級(jí)別可以設(shè)置為1、2、4、8、14字節(jié),推薦使用8字節(jié)或者14字節(jié),這也是PC串口接收FIFO的默認(rèn)值。
    發(fā)表于 10-18 10:01 ?1452次閱讀

    與設(shè)計(jì)并行的DFM分析助力有效減少設(shè)計(jì)改版

    近年來,由于電子產(chǎn)品市場的高速發(fā)展,PCB的復(fù)雜程度也大幅攀升,隨之而來的是,PCB 從設(shè)計(jì)到制造的問題也變得日趨復(fù)雜。若在 PCB 設(shè)計(jì)階段,未充分考慮制造過程的實(shí)際要求,則通常容易導(dǎo)致生產(chǎn)階段的制造困難、測試?yán)щy、裝配困難、
    的頭像 發(fā)表于 11-02 17:13 ?903次閱讀

    如何減少PCB雜散電容的影響

    一站式PCBA智造廠家今天為大家講講如何減少PCB雜散電容的影響?減少PCB雜散電容的PCB設(shè)計(jì)方法。當(dāng)提到PCBA上的電子電路時(shí),經(jīng)常使用
    的頭像 發(fā)表于 08-24 08:56 ?967次閱讀

    如何使用硬件FIFO來減少接收中斷次數(shù)

    本文給介紹如何使用帶FIFO的串口來減少接收中斷次數(shù),通過一種自定義通訊協(xié)議格式,給出幀打包方法;之后介紹一種特殊的串口數(shù)據(jù)發(fā)送方法,可在避免使用串口發(fā)送中斷的情況下,提高系統(tǒng)的響應(yīng)速度。
    發(fā)表于 11-06 12:22 ?745次閱讀
    如何使用硬件FIFO來<b class='flag-5'>減少</b>接收中斷<b class='flag-5'>次數(shù)</b>

    DRC規(guī)則是指什么?怎樣使用DRC規(guī)則減少PCB改版次數(shù)呢?

    DRC規(guī)則是工程師根據(jù)審生產(chǎn)制造標(biāo)準(zhǔn)設(shè)定的一些約束,PCB設(shè)計(jì)工程師都需要遵守這些規(guī)則,這樣可以確保設(shè)計(jì)出來的產(chǎn)品功能正常、可靠、并且可以到達(dá)量產(chǎn)生產(chǎn)的標(biāo)準(zhǔn)。
    的頭像 發(fā)表于 11-17 10:05 ?8766次閱讀
    DRC規(guī)則是指什么?怎樣使用DRC規(guī)則<b class='flag-5'>減少</b><b class='flag-5'>PCB</b><b class='flag-5'>改版次數(shù)</b>呢?

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品