ADRV9040是具有DFE、400MHz iBW射頻收發(fā)器的8T8R SoC。

ADRV9040數(shù)據(jù)手冊免費下載

*附件：adrv9040.pdf

ADRV9040是一款高度集成的片上系統(tǒng)（SoC）射頻（RF）捷變收發(fā)器，配有集成式數(shù)字前端（DFE）。SoC包含8個收發(fā)器、2個用于監(jiān)測發(fā)射器通道的觀測接收器、8個接收器、集成LO和時鐘合成器，以及數(shù)字信號處理功能。SoC滿足蜂窩基礎(chǔ)設(shè)施應(yīng)用（包括小型蜂窩基站無線電、宏3G/4G/5G系統(tǒng)和大規(guī)模MIMO基站）所需的高射頻性能和低功耗。

Rx和Tx信號路徑采用零中頻（ZIF）架構(gòu)，提供適合連續(xù)和非連續(xù)多載波基站應(yīng)用的寬帶寬和動態(tài)范圍。ZIF架構(gòu)具有低功耗+射頻和帶寬靈活等優(yōu)點。由于沒有混疊和帶外圖像，因而不需要抗混疊和圖像濾波器。這樣就減小了系統(tǒng)尺寸和成本，同時支持與頻帶無關(guān)的解決方案。

該器件還包括兩個寬帶寬觀測路徑接收器子系統(tǒng)，用于監(jiān)測發(fā)射器輸出。該SoC子系統(tǒng)包括自動和手動衰減控制、直流失調(diào)校正、正交誤差校正 (QEC) 以及數(shù)字濾波功能。此外，還集成了提供一系列數(shù)字控制選項的GPIO。

雙LO功能、額外的LO分頻器和寬帶寬操作支持多頻段功能。這樣就在可調(diào)諧范圍內(nèi)有4個單獨的頻帶曲線1，從而盡可能提高用例靈活性。

SoC具有完全集成的數(shù)字前端（DFE）功能，包括載波數(shù)字上/下變頻（CDUC和CDDC）、削峰（CFR）、數(shù)字預(yù)失真（DPD）、閉環(huán)增益控制（CLGC）和電壓駐波比（VSWR）監(jiān)控。

ADRV9040的CDUC功能對目標(biāo)頻帶內(nèi)的單獨分量載波進行濾波和放置。CDDC功能具有8個并行路徑，對每個載波進行單獨處理，再通過串行數(shù)據(jù)接口發(fā)送。

CDUC和CDDC降低了非連續(xù)載波配置中的SERDES接口數(shù)據(jù)速率。與基于FPGA的等效實現(xiàn)方案相比，這種集成設(shè)計還降低了功耗。

ADRV9040的CFR引擎降低了輸入信號的峰均比（PAR），支持實現(xiàn)更高效率的傳輸線路升級，同時降低了基帶處理器的處理負荷。

SoC還包含完全集成的DPD引擎，用于功率放大器（PA）線性化。DPD支持高效功率放大器，可減少基站無線電的功耗，以及與基帶處理器接口所需的SERDES通道數(shù)量。DPD引擎包含一個長期專用的DPD (LT-DPD)模塊，可為GaN PA提供支持。ADRV9040利用其LT-DPD模塊解決了GaN PA的電荷捕獲特性；因此改善了輻射和EVM性能。SoC包括一個ARM Cortex-A55四核處理器，可獨立提供DPD、CLGC和VSWR監(jiān)控功能。專用處理器與DPD引擎一起提供行業(yè)出色的DPD性能。

串行數(shù)據(jù)接口包括八個串行器通道和八個解串器通道。該接口支持JESD204B和JESD204C標(biāo)準(zhǔn)，支持固定和浮點數(shù)據(jù)格式。浮點格式使內(nèi)部自動增益控制（AGC）對基帶處理器可見。

ADRV9040可直接由0.8V、1.0V和1.8V穩(wěn)壓器供電，并通過一個標(biāo)準(zhǔn)SPI串行端口進行控制。全面的節(jié)電模式可盡量降低正常使用時的功耗。該器件采用27mm × 20mm、736引腳球柵陣列封裝。

產(chǎn)品詳情

• 8個差分發(fā)送器（Tx）
• 8個差分接收器（Rx）
• 2個觀察接收器（ORx）
• 單頻段和多頻段（N x 2T2R/4T4R）能力
  • 可調(diào)范圍^1^內(nèi)4個波段輪廓
• 調(diào)諧范圍：650 MHz至6000 MHz
• 400MHz iBW DPD支持
  • 通過硬件加速電荷捕捉糾正算法實現(xiàn)GaN PA支持
• 支持JESD204B/JESD204C數(shù)字接口
• 適用于所有LO和基帶時鐘的多芯片相位同步
• 完全集成的N部射頻頻率合成器
• 簡化系統(tǒng)散熱解決方案
  • 所有區(qū)塊實現(xiàn)13W功耗^2^
  • 110°C最高結(jié)溫，工作溫度最高達125°^3^
• 完全集成的DFE（DPD、CDUC、CDDC、CFR）引擎，免除FPGA的需要，SERDES通道速率減半
  • DPD自適應(yīng)引擎，實現(xiàn)功率放大器的線性化
  • CDUC/CDDC——每個Tx/Rx通路最多8個分量載波（CC）
  • 多級CFR引擎
• 完全集成的時鐘頻率合成器

^1^波段輪廓定義信道帶寬和總采樣率。
^2^使用案例是TDD 200 MHz瞬時帶寬和200 MHz占用帶寬，所有區(qū)塊（DPD、CFR、CDUC/CDDC）啟用。
^3^根據(jù)加速因子，110°C時的工作壽命影響可由<110°C時的運行補償。

應(yīng)用

• 3G/4G/5G TDD/FDD小型蜂窩、大規(guī)模MIMO和宏基站

ADRV9040數(shù)據(jù)手冊總結(jié)

一、概述

ADRV9040是一款高度集成的射頻（RF）收發(fā)器系統(tǒng)芯片（SoC），集成了數(shù)字前端（DFE）功能，適用于包括小型基站無線電、宏基站3G/4G/5G系統(tǒng)和大規(guī)模MIMO基站等蜂窩基礎(chǔ)設(shè)施應(yīng)用。該芯片具有八個發(fā)射器（Tx）、兩個觀察接收器（ORx）和八個接收器（Rx），支持600 MHz至6000 MHz的可調(diào)諧范圍，并具有單頻帶和多頻帶（N x 2T2R/4T4R）能力。

二、主要特性

1. ? 發(fā)射器（Tx） ?

• ?數(shù)量?：8個差分發(fā)射器
• ?可調(diào)諧范圍?：600 MHz至6000 MHz
• ?大信號帶寬?：支持多種帶寬配置，最高可達660 MHz（CDUC啟用時）
• ?輸出功率?：例如，在850 MHz時連續(xù)波輸出功率為5 dBm
• ?線性度?：優(yōu)異的EVM性能，例如在850 MHz時EVM為0.1%

2. ? 接收器（Rx） ?

• ?數(shù)量?：8個差分接收器
• ?可調(diào)諧范圍?：600 MHz至6000 MHz
• ?信號帶寬?：支持多種帶寬配置，最高可達660 MHz（LO頻率≥1200 MHz時）
• ?輸入功率?：例如，在850 MHz時全刻度輸入功率為-11.5 dBm
• ?噪聲系數(shù)?：在850 MHz時為10.5 dB

3. ? 觀察接收器（ORx） ?

• ?數(shù)量?：2個
• ?信號帶寬?：高達800 MHz（ADRV9040BBPZ-WB，LO頻率>1200 MHz時）
• ?最大輸入功率?：16 dBm（峰值功率，對于調(diào)制信號PAR≥7 dB）

4. ? 數(shù)字前端（DFE） ?

• ?集成功能?：包括DPD、CDUC、CDDC和CFR
• ?DPD?：用于功率放大器線性化，支持GaN功率放大器
• ?CDUC/CDDC?：最大支持每個發(fā)射器/接收器通道8個分量載波
• ?CFR?：用于降低峰均比（PAR），提高功率放大器效率

5. ?電源與溫度?

• ?功耗?：所有模塊啟用時功耗為13 W（例如，TDD 200 MHz瞬時帶寬和占用帶寬）
• ?最大結(jié)溫?：間歇操作為125°C，連續(xù)操作為110°C

6. ?接口與同步?

• ?數(shù)字接口?：支持JESD204B和JESD204C標(biāo)準(zhǔn)
• ?多芯片相位同步?：支持所有本地振蕩器（LO）和基帶時鐘的相位同步

三、應(yīng)用領(lǐng)域

• ?3G/4G/5G TDD/FDD小型基站?
• ?大規(guī)模MIMO基站?
• ?宏基站?

四、封裝與尺寸

• ?封裝類型?：736球BGA封裝，尺寸為27mm x 20mm

五、評估板

提供針對低頻段（600 MHz至2800 MHz）、中頻段（1800 MHz至4800 MHz）和高頻段（4500 MHz至6000 MHz）操作的評估板。

ADRV9040以其高度集成、高性能和低功耗特性，成為現(xiàn)代蜂窩基礎(chǔ)設(shè)施應(yīng)用的理想選擇。