西門(mén)子EDA亮相2025玄鐵RISC-V生態(tài)大會(huì)

日前，“開(kāi)放·連接” 2025 玄鐵 RISC-V生態(tài)大會(huì)在北京舉行。西門(mén)子 EDA 攜 Veloce CS 系列硬件輔助驗(yàn)證系統(tǒng)精彩亮相，為芯片開(kāi)發(fā)者帶來(lái)了高效、智能的驗(yàn)證方案。

01技術(shù)洞見(jiàn)：解讀RISC-V驗(yàn)證之路

在大會(huì)主論壇上，西門(mén)子EDA全球副總裁、亞太區(qū)技術(shù)總經(jīng)理Lincoln Lee (李立基)先生發(fā)表了主題演講。結(jié)合自己在EDA行業(yè)三十余年的經(jīng)驗(yàn)，Lincoln深度解析了RISC-V芯片驗(yàn)證的核心挑戰(zhàn)：“RISC-V架構(gòu)的靈活性是一把雙刃劍，它帶來(lái)了定制化的無(wú)限可能，但同時(shí)也讓驗(yàn)證變得更加復(fù)雜。”

針對(duì)這些挑戰(zhàn)，西門(mén)子EDA提供了一整套解決方案，以確保RISC-V芯片能夠在更短時(shí)間內(nèi)完成更嚴(yán)格的驗(yàn)證：

Formal 形式驗(yàn)證

利用Questa Formal Processor App，實(shí)現(xiàn)自動(dòng)化RISC-V指令驗(yàn)證，確保100%功能覆蓋率，降低設(shè)計(jì)缺陷風(fēng)險(xiǎn)。

Tessent Embedded Analytics

集成高壓縮比的追蹤和高性能調(diào)試模塊，實(shí)現(xiàn)對(duì)系統(tǒng)軟硬件行為的非入侵式監(jiān)測(cè)，節(jié)省調(diào)試成本，提高芯片穩(wěn)定性和可靠性。

軟件前移（Shift-Left）策略

通過(guò)Veloce CS平臺(tái)，開(kāi)發(fā)者可在芯片流片前完成軟件仿真，降低硬件調(diào)整成本，加速AI、汽車(chē)電子等復(fù)雜SoC的開(kāi)發(fā)進(jìn)程。

高效硬件加速仿真

Veloce Strato CS與Veloce proFPGA CS結(jié)合，提供從功能仿真到桌面級(jí)原型驗(yàn)證的全方位解決方案。

Lincoln總結(jié)道：“未來(lái)的芯片競(jìng)爭(zhēng)，不僅僅是算力的比拼，更是生態(tài)的競(jìng)逐。只有整個(gè)產(chǎn)業(yè)鏈緊密合作，RISC-V才能真正實(shí)現(xiàn)跨越式發(fā)展?！彼M(jìn)一步引用了“水漲船高”的比喻，強(qiáng)調(diào)RISC-V的發(fā)展不僅依賴(lài)單個(gè)企業(yè)的技術(shù)突破，更需要整個(gè)生態(tài)系統(tǒng)的繁榮與合作，才能共同迎接計(jì)算新時(shí)代的挑戰(zhàn)與機(jī)遇。

02Veloce CS：讓RISC-V芯片驗(yàn)證更快、更強(qiáng)、更高效

在本次大會(huì)上，西門(mén)子EDA帶來(lái)了Veloce CS硬件輔助驗(yàn)證系統(tǒng)，這是目前業(yè)內(nèi)領(lǐng)先的驗(yàn)證加速平臺(tái)，涵蓋了三大核心產(chǎn)品：

Veloce Strato CS

高性能硬件加速仿真，使工程師能夠更早發(fā)現(xiàn)設(shè)計(jì)缺陷，減少開(kāi)發(fā)周期。

Veloce Primo CS

在維持和Veloce Strato CS的一致性（Congruency）的前提下，進(jìn)一步的提升了3X的運(yùn)行速度，支持大規(guī)模SoC設(shè)計(jì)，確保芯片在真實(shí)環(huán)境中的穩(wěn)定性。

Veloce proFPGA CS

全球首個(gè)基于AMD Versal VP1902 FPGA的桌面原型驗(yàn)證方案，可靈活擴(kuò)展FPGA資源，適用于超大規(guī)模SoC的驗(yàn)證。

Veloce CS系統(tǒng)不僅提供更快的驗(yàn)證速度，還具備跨平臺(tái)一致性和模塊化設(shè)計(jì)。在展會(huì)現(xiàn)場(chǎng)，西門(mén)子EDA成功演示了基于Veloce proFPGA和proFPGA CS的C907與C930 RISC-V多核原型驗(yàn)證系統(tǒng)。

C930是阿里巴巴最新發(fā)布的高性能服務(wù)器級(jí)處理器。作為唯一成功在該平臺(tái)運(yùn)行C930驗(yàn)證的廠(chǎng)商，西門(mén)子EDA的解決方案展現(xiàn)了強(qiáng)大的技術(shù)實(shí)力。

03探索前沿驗(yàn)證技術(shù)：西門(mén)子EDA展臺(tái)亮點(diǎn)回顧

西門(mén)子EDA不僅在大會(huì)主論壇分享了前沿技術(shù)，還在展區(qū)搭建了“原型驗(yàn)證創(chuàng)新體驗(yàn)區(qū)”，讓與會(huì)者近距離感受Veloce CS的強(qiáng)大能力。展臺(tái)的四大核心演示吸引了眾多工程師的關(guān)注：

C907原型驗(yàn)證演示

在Veloce proFPGA 平臺(tái)上運(yùn)行Alibaba C907處理器，結(jié)合Tessent Embedded Analytics/EA調(diào)試工具，以50MHz頻率運(yùn)行，展示高效的硬件調(diào)試能力。

C930服務(wù)器芯片驗(yàn)證

成功在Veloce proFPGA CS平臺(tái)上實(shí)現(xiàn)C930處理器的驗(yàn)證，運(yùn)行Drystone CPU基準(zhǔn)測(cè)試，證明其在高性能計(jì)算領(lǐng)域的適用性。

自動(dòng)分割工具體驗(yàn)

展示西門(mén)子EDA的自動(dòng)分割工具如何優(yōu)化FPGA資源分配，提高大規(guī)模RISC-V SoC設(shè)計(jì)的驗(yàn)證效率。

一對(duì)一技術(shù)咨詢(xún)

資深工程師團(tuán)隊(duì)為客戶(hù)提供個(gè)性化的原型驗(yàn)證解決方案咨詢(xún)，解答SoC設(shè)計(jì)中的挑戰(zhàn)。

展臺(tái)展示部分，不僅體現(xiàn)了Veloce CS的核心能力，也讓參會(huì)者直觀(guān)體驗(yàn)到西門(mén)子EDA如何通過(guò)創(chuàng)新技術(shù)推動(dòng)RISC-V生態(tài)系統(tǒng)的持續(xù)向前。

04未來(lái)展望：西門(mén)子EDA攜手行業(yè)，共筑RISC-V生態(tài)

隨著RISC-V架構(gòu)的廣泛應(yīng)用，行業(yè)對(duì)高效驗(yàn)證工具的需求日益增長(zhǎng)。西門(mén)子EDA憑借完整的硬件仿真和原型驗(yàn)證解決方案，已成為眾多RISC-V芯片企業(yè)的首選合作伙伴。

在本次大會(huì)上，西門(mén)子EDA正式加入“無(wú)劍聯(lián)盟”，該聯(lián)盟旨在推動(dòng)RISC-V產(chǎn)業(yè)的軟硬件融合，共同構(gòu)建更具競(jìng)爭(zhēng)力的商業(yè)生態(tài)。作為EDA領(lǐng)域的領(lǐng)導(dǎo)者，西門(mén)子EDA將發(fā)揮自身技術(shù)優(yōu)勢(shì)，與行業(yè)伙伴攜手，打造開(kāi)放、協(xié)同、高效的RISC-V生態(tài)體系。

2025玄鐵RISC-V生態(tài)大會(huì)的圓滿(mǎn)落幕，不僅見(jiàn)證了技術(shù)的發(fā)展，更預(yù)示著整個(gè)行業(yè)邁向新階段。西門(mén)子EDA將繼續(xù)深耕技術(shù)創(chuàng)新，以Veloce CS為核心，助力全球RISC-V開(kāi)發(fā)者加速芯片設(shè)計(jì)驗(yàn)證，推動(dòng)行業(yè)向更高性能、更智能化的方向邁進(jìn)。在這場(chǎng)技術(shù)浪潮奔涌向前的時(shí)代，西門(mén)子EDA愿與每一位開(kāi)發(fā)者、每一家企業(yè)并肩同行，共赴RISC-V未來(lái)星辰大海。