0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

聊聊高速PCB設(shè)計(jì)100Gbps信號(hào)的仿真

edadoc ? 來源:edadoc ? 作者:edadoc ? 2025-03-17 14:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

高速先生成員--周偉

今年開始其實(shí)我們已經(jīng)圍繞100G的高速信號(hào)仿真寫了多篇文章啦,2025年高速先生第一篇文章就是和這個(gè)相關(guān):當(dāng)DEEPSEEK被問到:如何優(yōu)化112GBPS信號(hào)過孔阻抗?文章里面也介紹了不同速率下長、短過孔阻抗的差異,以及不同板厚情況下,長、短過孔阻抗的偏差還不一樣。今天我們還是從仿真的角度出發(fā),給大家介紹一下哪些因素會(huì)影響100G以上信號(hào),這樣大家也就知道為什么說100G以上信號(hào)的仿真會(huì)比較耗時(shí)了。

首先最大的影響因素還是在過孔上,我們之前反復(fù)說過,高速信號(hào)的仿真其實(shí)大部分的時(shí)間都是在和過孔打交道,目的就是讓過孔阻抗和線路的阻抗盡量匹配。但說起來簡單,要實(shí)現(xiàn)起來就沒那么容易了。

我們先來簡單看下幾種不同高速差分過孔的基本結(jié)構(gòu)吧,常見的差分過孔結(jié)構(gòu)如下圖所示。

wKgZPGfXvI-AWkoGAAB8hHyIvSU97.jpeg

中間兩個(gè)紅色的孔為信號(hào)孔,兩邊黑色的為地孔,黑色橢圓形的圈為反焊盤,也就是圈內(nèi)除了孔,所有層的銅皮都是被掏掉的,我們也叫禁布區(qū);圖中兩個(gè)信號(hào)孔之間的距離為A,信號(hào)孔到旁邊地孔的距離為B,反焊盤的直徑為C,差分過孔的阻抗和A、B、C的數(shù)值相關(guān),同時(shí)又和孔本身的孔徑(我們又叫drill直徑)及焊盤大小相關(guān)。除了和孔結(jié)構(gòu)及尺寸等有關(guān)外,過孔阻抗還和板子(孔)的厚度,銅皮層數(shù)及介質(zhì)材料有關(guān),另外也和反焊盤的形狀及大小有關(guān),比如下面還有常見的狗骨頭狀及長方形狀反焊盤結(jié)構(gòu)。

wKgZO2fXvI-AI4bRAAC11D2v7K400.jpeg

正是因?yàn)椴罘诌^孔的阻抗影響因素太多,目前還沒有一個(gè)公認(rèn)的差分過孔阻抗公式,所以過孔的阻抗就沒法像走線那樣可以通過軟件來計(jì)算,設(shè)計(jì)人員很多時(shí)候就只能靠經(jīng)驗(yàn)、設(shè)計(jì)參考書等來做,但不同的信號(hào)阻抗標(biāo)準(zhǔn)也不一樣,常見的有85ohm,90ohm,100ohm等,所以最終過孔和線路阻抗是否匹配也就不得而知,這個(gè)時(shí)候SI攻城獅就順利登場了。是的,差分過孔阻抗沒法計(jì)算,但是可以通過3D仿真能模擬出來,我們把過孔對(duì)應(yīng)的結(jié)構(gòu)及尺寸搭配一定的材料特性,在3D仿真軟件中建立起相應(yīng)的模型,這樣就可以算出來這個(gè)孔的無源特性,也能看到大致的阻抗情況。如果阻抗差異大,我們就會(huì)對(duì)模型進(jìn)一步優(yōu)化,比如根據(jù)不同的過孔距離,過孔長度等,修改不同的反焊盤形狀或者尺寸,有時(shí)不同層還會(huì)有不同的要求。

以上只是常規(guī)的一些要求,懂的都懂,但到了100Gbps以上速率的信號(hào)又會(huì)有什么不一樣的要求呢?主要有下面幾點(diǎn):

1、同樣的過孔及反焊盤形狀和尺寸,長孔和短孔的過孔阻抗差異較大;

如下圖為50GHz下長孔和短孔的阻抗特性。

wKgZO2fXvJCAA6rJAAGtxLEEBqY87.jpeg

2、同一個(gè)過孔,不同頻率情況下感受到的過孔阻抗也有較大的差異;如下圖為同樣的過孔尺寸,分別在5GHz,25GHz和50GHz帶寬的情況下看到的阻抗也是不一樣的,頻率越高,阻抗越低。

wKgZPGfXvJGAVcL8AAJg5SFAscg57.jpeg

3、頻率越高,過孔stub的影響越大,也就是對(duì)stub越敏感,這個(gè)時(shí)候我們就要考慮過孔最大留多長的stub能滿足要求,同時(shí)也還要考慮工廠的背鉆加工能力。從下圖仿真結(jié)果來看,stub相差2mil過孔阻抗約相差1ohm。

wKgZO2fXvJGAfgASAAHvC8Bkr1E49.jpeg

4、鉆孔孔徑對(duì)過孔的影響也在逐步加大,孔徑越大,過孔阻抗越小。

wKgZPGfXvJKAMvfeAAIUulvdWBk16.jpeg

另外還有孔間距的影響,100Gbps信號(hào)我們基本要看到50GHz的頻率,在高頻下這些影響因素會(huì)變得更加敏感,所以我們需要花更多的時(shí)間來調(diào)整這些參數(shù),在25Gbps速率下,長孔和短孔用同樣的尺寸參數(shù)影響不大,但到了100Gbps以上,不同層需要不同的過孔參數(shù),這樣就會(huì)多出更多的建模工作量。

除了阻抗的評(píng)估,還需要進(jìn)行串?dāng)_的評(píng)估,這是因?yàn)槊總€(gè)芯片對(duì)于信號(hào)的排列不一樣,芯片的pin間距也不一樣,所以每種情況都需要單獨(dú)的進(jìn)行評(píng)估,我們其實(shí)在過孔排列上也有單獨(dú)的文章介紹,大家可以看看下面這篇文章。距離一樣時(shí),你們知道兩對(duì)過孔怎么擺串?dāng)_最小嗎(鏈接)

關(guān)于過孔仿真的介紹,大家也可以看看前面我們寫過的一些文章:

當(dāng)DeepSeek被問到:如何優(yōu)化112Gbps信號(hào)過孔阻抗?

總而言之就是100Gbps以上信號(hào),由于不同的芯片/連接器等pin排列及間距不同,對(duì)于過孔的優(yōu)化方式也會(huì)千差萬別,另外在高頻下各種影響會(huì)更敏感,頻率越高,所需要計(jì)算的數(shù)據(jù)也越多,從而導(dǎo)致需要更多的時(shí)間來優(yōu)化模型。

除了過孔影響因素,還有信號(hào)協(xié)議本身的要求也更嚴(yán)格了(后面有時(shí)間我們?cè)賳为?dú)說說100Gbps信號(hào)的協(xié)議),因?yàn)橐吹礁哳l率的數(shù)據(jù),頻率越高,材料的損耗特性變得沒有那么線性了,高頻會(huì)加劇損耗的變化,所以對(duì)材料選型和疊層設(shè)計(jì)也是一種考驗(yàn)。

本期問題:除了上面說到的過孔和信號(hào)協(xié)議、材料和疊層影響,100Gbps信號(hào)還有哪些需要考慮的?

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4365

    文章

    23481

    瀏覽量

    409272
  • 仿真
    +關(guān)注

    關(guān)注

    52

    文章

    4269

    瀏覽量

    135734
  • 高速信號(hào)
    +關(guān)注

    關(guān)注

    1

    文章

    246

    瀏覽量

    18074
收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    100Gbps數(shù)據(jù)吞吐量?Samtec can do it!

    首先開門見山,這篇文章向大家介紹的Samtec(申泰)公司借助其開發(fā)FireFly光纖互聯(lián)系統(tǒng)和Xilinx Virtex UltraScale FPGA實(shí)現(xiàn)100Gbps的數(shù)據(jù)總吞吐量
    發(fā)表于 12-15 11:25 ?2364次閱讀
    <b class='flag-5'>100Gbps</b>數(shù)據(jù)吞吐量?Samtec can do it!

    PCB設(shè)計(jì)高速模擬輸入信號(hào)走線方法及規(guī)則

    本文主要詳解PCB設(shè)計(jì)高速模擬輸入信號(hào)走線,首先介紹了PCB設(shè)計(jì)高速模擬輸入信號(hào)走線方法,其次闡
    發(fā)表于 05-25 09:06 ?9696次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>高速</b>模擬輸入<b class='flag-5'>信號(hào)</b>走線方法及規(guī)則

    聊聊高速PCB設(shè)計(jì)100Gbps信號(hào)仿真

    今年開始其實(shí)我們已經(jīng)圍繞100G的高速信號(hào)仿真寫了多篇文章啦,2025年高速先生第一篇文章就是和這個(gè)相關(guān):當(dāng)DEEPSEEK被問到:如何優(yōu)化
    發(fā)表于 03-17 14:03

    高速PCB設(shè)計(jì)與APSIM仿真工具教程

    高速PCB設(shè)計(jì)與APSIM仿真工具教程
    發(fā)表于 05-12 21:27

    高速PCB設(shè)計(jì)和Apsim仿真工具

    高速PCB設(shè)計(jì)和Apsim仿真工具
    發(fā)表于 03-26 21:49

    升特推出首個(gè)高頻寬100Gbps Gearbox芯片組

    升特公司(Semtech)宣布推出首個(gè)高頻寬100Gbps Gearbox芯片組,用于100Gbps的CFP MSA應(yīng)用
    發(fā)表于 03-29 09:23 ?2901次閱讀

    LVDS信號(hào)PCB設(shè)計(jì)仿真分析

    文中以基于FPGA設(shè)計(jì)的高速信號(hào)下載器為例,從LVDS的PCB設(shè)計(jì),約束設(shè)置和信號(hào)完整性仿真等多方面研究LVDS
    發(fā)表于 04-20 10:37 ?59次下載
    LVDS<b class='flag-5'>信號(hào)</b>的<b class='flag-5'>PCB設(shè)計(jì)</b>和<b class='flag-5'>仿真</b>分析

    基于Cadence_Allegro的高速PCB設(shè)計(jì)信號(hào)完整性分析與仿真

    信號(hào)完整性問題已成為當(dāng)今高速PCB設(shè)計(jì)的一大挑戰(zhàn),傳統(tǒng)的設(shè)計(jì)方法無法實(shí)現(xiàn)較高的一次設(shè)計(jì)成功率,急需基于EDA軟件進(jìn)行SI仿真輔助設(shè)計(jì)的方法以解決此問題。
    發(fā)表于 02-06 18:44 ?4906次閱讀
    基于Cadence_Allegro的<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>信號(hào)</b>完整性分析與<b class='flag-5'>仿真</b>

    高速PCB設(shè)計(jì)高速信號(hào)高速PCB設(shè)計(jì)須知

    本文主要分析一下在高速PCB設(shè)計(jì)中,高速信號(hào)高速PCB設(shè)計(jì)存在一些理解誤區(qū)。 誤區(qū)一:GHz速
    的頭像 發(fā)表于 11-05 11:27 ?1.2w次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>中<b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>與<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>須知

    諾基亞與沃達(dá)豐正試驗(yàn)100Gbps速度的寬帶技術(shù)

    諾基亞和沃達(dá)豐在后者公司位于德國埃斯霍恩的實(shí)驗(yàn)室進(jìn)行的。 100Gbps是利用現(xiàn)有的25Gbps光學(xué)技術(shù)結(jié)合特殊的數(shù)字信號(hào)處理(DSP)實(shí)現(xiàn)的,這似乎是試驗(yàn)的重點(diǎn)。諾基亞表示,一旦采用這種DSP技術(shù),將現(xiàn)有寬帶網(wǎng)絡(luò)擴(kuò)展到50
    的頭像 發(fā)表于 02-03 15:03 ?1667次閱讀

    高速PCB設(shè)計(jì)信號(hào)完整性研究綜述

    總結(jié)了在高速PCB板設(shè)計(jì)中信號(hào)完整性產(chǎn)生的原因、抑制和改善的方法。介紹了使用IBS模型的仿真步驟以及使用 CADENCE公司的 Allegro SPB軟件,支持IBIS模型對(duì)反射和串?dāng)_
    發(fā)表于 05-27 13:59 ?22次下載

    PCB設(shè)計(jì)中的高速信號(hào)傳輸優(yōu)化技巧

    在現(xiàn)代電子設(shè)計(jì)中,高速信號(hào)的傳輸已成為不可避免的需求。高速信號(hào)傳輸?shù)某晒εc否,直接影響整個(gè)電子系統(tǒng)的性能和穩(wěn)定性。因此,PCB設(shè)計(jì)中的
    的頭像 發(fā)表于 05-08 09:48 ?2361次閱讀

    8Gbps及以上高速信號(hào)PCB布線建議

    8Gbps及以上高速信號(hào)PCB布線建議 —來源:瑞星微RK3588 PCB設(shè)計(jì)白皮書 如表1-1所示,RK3588芯片以下接口的
    的頭像 發(fā)表于 08-02 07:35 ?957次閱讀
    8<b class='flag-5'>Gbps</b>及以上<b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>PCB</b>布線建議

    高速信號(hào)pcb設(shè)計(jì)中的布局

    對(duì)于高速信號(hào),pcb的設(shè)計(jì)要求會(huì)更多,因?yàn)?b class='flag-5'>高速信號(hào)很容易收到其他外在因素的干擾,導(dǎo)致實(shí)際設(shè)計(jì)出來的東西和原本預(yù)期的效果相差很多。 所以在
    的頭像 發(fā)表于 11-06 10:04 ?1141次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>pcb設(shè)計(jì)</b>中的布局

    中國移動(dòng)發(fā)布廣域高吞吐100Gbps網(wǎng)卡

    10月10日,中國移動(dòng)研究院透露,在2024中國算力大會(huì)的一個(gè)分論壇上,中國移動(dòng)正式推出了其廣域高吞吐100Gbps網(wǎng)卡。   據(jù)悉,這款網(wǎng)卡基于中國移動(dòng)自主研發(fā)的廣域高吞吐協(xié)議,能在
    的頭像 發(fā)表于 10-12 15:11 ?872次閱讀

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品