為什么晶振不集成到IC內(nèi)部？

早些年，芯片的生產(chǎn)制作工藝也許還不能夠?qū)⒕д褡鲞M芯片內(nèi)部，但是現(xiàn)在可以了。這個問題主要還是實用性和成本決定的。

芯片和晶振的材料是不同的，芯片 (集成電路) 的材料是硅，而晶體則是石英 (二氧化硅)，沒法做在一起，但是可以封裝在一起，目前已經(jīng)可以實現(xiàn)了，但是成本就比較高了。

晶振一旦封裝進芯片內(nèi)部，頻率也固定死了，想再更換頻率的話，基本也是不可能的了。而放在外面，就可以自由的更換晶振來給芯片提供不同的頻率。

有人說，芯片內(nèi)部有 PLL，管它晶振頻率是多少，用 PLL 倍頻/分頻不就可以了。那么這又回到成本的問題上來了，100M 的晶振集成到芯片里，但我用不了那么高的頻率，我只想用 10M 的頻率，那我為何要去買你集成了100M晶振的芯片呢，又貴又浪費。

解決方案

我們通常所說的 "片內(nèi)時鐘"，實際上片內(nèi)根本沒有晶振，只有RC振蕩器。

由圖可以看出系統(tǒng)時鐘的供給可以有3種方式：HSI、HSE、PLL。如果選用內(nèi)部時鐘作為系統(tǒng)時鐘，其倍頻達不到72Mhz，最多也就8Mhz/2*16 = 64Mhz。

如果使用內(nèi)部RC振蕩器而不使用外部晶振，請按照如下方法處理：

1.對于100腳或144腳的產(chǎn)品，OSC_IN應接地，OSC_OUT應懸空。

2.對于少于100腳的產(chǎn)品，有2種接法：

（1）OSC_IN和OSC_OUT分別通過10K電阻接地。此方法可提高EMC性能。

（2）分別重映射OSC_IN和OSC_OUT至PD0和PD1，再配置PD0和PD1為推挽輸出并輸出'0'。此方法可以減小功耗并(相對上面i)節(jié)省2個外部電阻。