0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

推薦必看!PCB板Layout設(shè)計(jì)要點(diǎn)

億佰特物聯(lián)網(wǎng)應(yīng)用專家 ? 2025-02-13 19:34 ? 次閱讀

PCB的布局和走線在射頻電路中占據(jù)舉足輕重的作用,影響整個(gè)PCB的設(shè)計(jì)性能,甚至是整個(gè)產(chǎn)品的性能。在繪制完成原理圖后,開(kāi)始繪制PCB前,首先要確認(rèn)繪制的PCB是幾層板子,射頻一般建議是4層,第二層保持完整的GND,其次再確定整體布局,再開(kāi)始走線,確認(rèn)線寬。

8752ebec-e9fe-11ef-9434-92fbcf53809c.png

PCB布局一般原則

1、元器件布局時(shí)盡量單面放置,可以降低產(chǎn)品生產(chǎn)時(shí)的加工成本。

2、封裝、結(jié)構(gòu)相類似的電路,采用對(duì)稱結(jié)構(gòu)布局,有電氣關(guān)系的器件盡量放在一起,器件要做到模塊化。

87711da6-e9fe-11ef-9434-92fbcf53809c.png

對(duì)稱結(jié)果布局

3、在高頻率的數(shù)字電路中,晶振(有源)和晶體(無(wú)源)需要盡可能的靠近芯片,如果離芯片太遠(yuǎn),芯片接收到信號(hào)后產(chǎn)生的方波會(huì)受到一定干擾,可能會(huì)導(dǎo)致數(shù)字電路工作異常。

4、接口器件的布局要合理化,元器件放置要考慮到板邊的距離是否合理,例如直插的USB端子,如果布局時(shí)離板邊過(guò)遠(yuǎn)會(huì)出現(xiàn)直插器件插不進(jìn)板子的情況,見(jiàn)下圖,放置到板子中心,直插的USB根本無(wú)法插入。

8789ad8a-e9fe-11ef-9434-92fbcf53809c.png

5、對(duì)于一些接口器件要標(biāo)明”+”、”-”,做出絲印說(shuō)明,防止因?yàn)榻泳€錯(cuò)誤導(dǎo)致電路板子燒毀。

6、對(duì)于射頻模組,優(yōu)先布局射頻電路,對(duì)于Π形網(wǎng)絡(luò),盡量呈現(xiàn)“一字形“,而且兩邊要鋪GND處理,見(jiàn)下圖。

879d4ffc-e9fe-11ef-9434-92fbcf53809c.png87b04a58-e9fe-11ef-9434-92fbcf53809c.png

7、高壓器件和低壓器件要保持安全距離,一般壓差100V,相隔開(kāi)1毫米。高壓和低壓之間也可以通過(guò)隔開(kāi)地處理。這樣的目的是電器絕緣。

8、濾波電容和去耦電容要放置在芯片的入口處和芯片出口。放置去耦電容和濾波電容是為了改善電源的質(zhì)量,提高抗干擾的一種手段。放置電容時(shí)緊靠芯片。

87c6c0c6-e9fe-11ef-9434-92fbcf53809c.png

9、布局時(shí)對(duì)于對(duì)熱量敏感的元器件要遠(yuǎn)離發(fā)熱量大的器件,發(fā)熱量大的器件背面要做到開(kāi)窗散熱,或者安裝散熱片。

10、布局時(shí),還需要考慮是否方便焊接,大器件旁邊避免放置小器件,需要調(diào)試的器件因?yàn)樾枰?jīng)常焊接,要預(yù)留夠足夠的空間,避免拆去器件困難。

PCB走線一般原則

1、走線3W原則,3W原則指的是:線的中心間距不小于3倍線寬,從而降低走線之間的干擾,走線避免直角。

2、走線時(shí),電源線和地線要盡量粗。減小壓降,以及走線過(guò)細(xì)可能會(huì)導(dǎo)致PCB的走線被燒斷。3、晶振走線要短,盡量避免打過(guò)孔換層,包地處理。晶振下面盡量避免走電源線、信號(hào)線,PCB同層挖空打過(guò)地過(guò)孔到第二層,如下圖:

87d9d1c0-e9fe-11ef-9434-92fbcf53809c.png

4、射頻走線要做阻抗設(shè)計(jì),可以通過(guò)軟件SI9000,在板厚和到地的間距確認(rèn)下計(jì)算線寬,見(jiàn)下圖:

87ef3d62-e9fe-11ef-9434-92fbcf53809c.png

5、差分走線

差分走線相對(duì)于單端走線,抗干擾能力強(qiáng),抑制EMI,差分線走線要做到等寬等間距。

*部分資料和圖片來(lái)源于網(wǎng)絡(luò),侵刪

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB板
    +關(guān)注

    關(guān)注

    27

    文章

    1472

    瀏覽量

    53187
  • 射頻電路
    +關(guān)注

    關(guān)注

    35

    文章

    438

    瀏覽量

    43880
  • Layout設(shè)計(jì)
    +關(guān)注

    關(guān)注

    1

    文章

    14

    瀏覽量

    1684
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCB Layout的設(shè)計(jì)要點(diǎn)

    在集成電路應(yīng)用設(shè)計(jì)中,項(xiàng)目原理圖設(shè)計(jì)完成之后,就需要進(jìn)行PCB的設(shè)計(jì)。 PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。 設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。 因此,合理高效的PCB
    發(fā)表于 05-22 10:59 ?1346次閱讀
    <b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b>的設(shè)計(jì)<b class='flag-5'>要點(diǎn)</b>

    PCB Layout設(shè)計(jì)要點(diǎn)與技巧

    在集成電路應(yīng)用設(shè)計(jì)中,項(xiàng)目原理圖設(shè)計(jì)完成之后,就需要進(jìn)行PCB的設(shè)計(jì)。PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。因此,合理高效的PCB
    發(fā)表于 05-31 10:52 ?1424次閱讀
    <b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b>設(shè)計(jì)<b class='flag-5'>要點(diǎn)</b>與技巧

    PCB LAYOUT技術(shù)大全---初學(xué)者必看!

    PCB LAYOUT技術(shù)大全---初學(xué)者必看!
    發(fā)表于 01-09 18:43

    簡(jiǎn)單講一講PCB Layout的設(shè)計(jì)要點(diǎn)

    如何進(jìn)行合理的PCB設(shè)計(jì)呢?簡(jiǎn)單講一講PCB Layout的設(shè)計(jì)要點(diǎn)
    發(fā)表于 02-22 06:16

    開(kāi)關(guān)電源PCB排版基本要點(diǎn)

    開(kāi)關(guān)電源PCB排版基本要點(diǎn)--設(shè)計(jì)開(kāi)關(guān)電源必看
    發(fā)表于 03-11 15:35 ?0次下載

    PCB Layout與硬件工程師 必看的工藝設(shè)計(jì)標(biāo)準(zhǔn)

    PCB Layout與硬件工程師
    發(fā)表于 02-28 21:01 ?0次下載

    PCB layout結(jié)合生產(chǎn)的設(shè)計(jì)要點(diǎn)分析

    能夠應(yīng)用和生產(chǎn),繼而成為一個(gè)正式的有效的產(chǎn)品才是PCB layout最終目的,layout的工作才算告一個(gè)段落。那么在layout的時(shí)候,應(yīng)該注意哪些常規(guī)的
    發(fā)表于 12-04 11:32 ?0次下載

    初學(xué)者必看的電源測(cè)試項(xiàng)目要點(diǎn)及教程

    初學(xué)者必看的電源測(cè)試項(xiàng)目要點(diǎn)及教程
    發(fā)表于 07-01 14:09 ?31次下載

    DCDC芯片中PCB Layout的設(shè)計(jì)要點(diǎn)

    關(guān)于Buck和Boost的,我已經(jīng)寫了幾篇,不過(guò)很少提到PCB Layout,這篇就說(shuō)說(shuō)PCB Layout。 很多DCDC芯片的手冊(cè)都有對(duì)應(yīng)的PC
    的頭像 發(fā)表于 09-14 09:21 ?8223次閱讀
    DCDC芯片中<b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b>的設(shè)計(jì)<b class='flag-5'>要點(diǎn)</b>

    干貨分享:PCB Layout的設(shè)計(jì)要點(diǎn)

    在集成電路應(yīng)用設(shè)計(jì)中,項(xiàng)目原理圖設(shè)計(jì)完成之后,就需要進(jìn)行PCB的設(shè)計(jì)。PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。因此,合理高效的PCB
    發(fā)表于 12-16 16:54 ?15次下載
    干貨分享:<b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b>的設(shè)計(jì)<b class='flag-5'>要點(diǎn)</b>

    干貨分享:PCB Layout 的設(shè)計(jì)要點(diǎn)

    在集成電路應(yīng)用設(shè)計(jì)中,項(xiàng)目原理圖設(shè)計(jì)完成之后,就需要進(jìn)行PCB的設(shè)計(jì)。PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。因此,合理高效的PCB
    發(fā)表于 12-29 18:52 ?24次下載
    干貨分享:<b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b> 的設(shè)計(jì)<b class='flag-5'>要點(diǎn)</b>

    PCB電路設(shè)計(jì)中的12要點(diǎn)

    一站式PCBA智造廠家今天為大家講講PCB電路設(shè)計(jì)中有哪些要點(diǎn)PCB電路設(shè)計(jì)中的12要點(diǎn)。
    的頭像 發(fā)表于 11-03 10:00 ?4178次閱讀

    PCB Layout的設(shè)計(jì)要點(diǎn)及技巧

    在集成電路應(yīng)用設(shè)計(jì)中,項(xiàng)目原理圖設(shè)計(jì)完成之后,就需要進(jìn)行PCB的設(shè)計(jì)。PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。因此,合理高效的PCB
    的頭像 發(fā)表于 04-27 15:16 ?1760次閱讀
    <b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b>的設(shè)計(jì)<b class='flag-5'>要點(diǎn)</b>及技巧

    PCB 高速電路 Layout 設(shè)計(jì)指南

    PCB 高速電路 Layout 設(shè)計(jì)指南
    的頭像 發(fā)表于 11-30 10:07 ?3760次閱讀
    <b class='flag-5'>PCB</b> 高速電路<b class='flag-5'>板</b> <b class='flag-5'>Layout</b> 設(shè)計(jì)指南

    PCB Layout 的 9 個(gè)套路

    在集成電路應(yīng)用設(shè)計(jì)中,項(xiàng)目原理圖設(shè)計(jì)完成之后,就需要進(jìn)行PCB的設(shè)計(jì)。PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。因此,合理高效的PCB
    的頭像 發(fā)表于 07-03 08:44 ?923次閱讀
    <b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b> 的 9 個(gè)套路

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品