為什么你的網(wǎng)卡工作會(huì)不正常？（下）

導(dǎo)讀

設(shè)備與電腦通信時(shí)，自適應(yīng)速率千兆滿載測(cè)試現(xiàn)異常。經(jīng)多方面排查，因 TXD3 多種線路問題疊加致信號(hào)完整性受擾，通信失敗，還介紹以太網(wǎng)常見故障及其他設(shè)計(jì)調(diào)試重點(diǎn)，經(jīng)驗(yàn)方法值得借鑒。

?以太網(wǎng)LinkDown問題排查

這個(gè)問題的故障現(xiàn)象是：設(shè)備在與電腦通信，開啟自適應(yīng)，速率千兆時(shí)，設(shè)備端使用iperf進(jìn)行1000Mbit/s滿載測(cè)試，偶發(fā)的調(diào)試串口會(huì)出現(xiàn)Link down打印，通信數(shù)據(jù)大量丟包，然后會(huì)馬上link up，有時(shí)Link up成千兆，通信會(huì)恢復(fù)正常；有時(shí)會(huì)Link up成百兆或者十兆，通信會(huì)中斷，ping包不通。手動(dòng)輸入 ifconfig eth0 down，ifconfig eth0 up后恢復(fù)正常ping包。

排查過程：

1. 電腦往設(shè)備發(fā)滿載測(cè)試，并不會(huì)出現(xiàn)Link down的問題。

2. 設(shè)備往電腦發(fā)，當(dāng)只是發(fā)100Mbit，即10%的負(fù)載時(shí)，也不會(huì)出現(xiàn)Link Down的問題。200Mbit時(shí)小概率復(fù)現(xiàn)。

3. 強(qiáng)制成100M全雙工時(shí)，雙向發(fā)送滿載測(cè)試，不會(huì)出現(xiàn)Link Down的問題。

4. 測(cè)量25M晶振實(shí)際頻率為24.99984M，嘗試過飛線更換成25M有源晶振，問題還在。

5. 測(cè)量PHY芯片輸出給MAC的125M時(shí)鐘測(cè)量為125M，波形正常。

6. PHY芯片的0V/2.5V/3.3V供電紋波正常，均小于20mV。

7. RGMII_TXD的4根數(shù)據(jù)線，分別測(cè)試使用0Ω、22Ω電阻串聯(lián)，增加7K上拉，無改善。

8. 飛線帶變壓器的RJ45測(cè)試，或使用長(zhǎng)度較短的CAT6網(wǎng)線，均無改善。

9. 把PHY芯片配置的RGMII發(fā)送和接收時(shí)鐘的Clock Skew都設(shè)置為0，通過MAC去調(diào)整，測(cè)試滿載也是會(huì)down。

10. 使用示波器探頭去點(diǎn)RGMII TX的數(shù)據(jù)線時(shí)，PING包會(huì)斷。放開探針就可以恢復(fù)。

11. 飛線把RGMII的IO電平改為1.8V，可以解決這個(gè)問題。

12. 不使用底板的3V，使用數(shù)字電源來供電3.3V給底板，問題還在。

13. 把TXCLK、TXD0~3、TX_EN這6根線，從連接器出來斷開，到PHY芯片也斷開，直接飛線，不使用底板的走線，驗(yàn)證是可以解決這個(gè)問題。

14. 把串聯(lián)的電阻改為焊錫直連，問題還在。

15. 只斷開TXD3這根，再飛線，可以解決這個(gè)問題。

TXD3這根線的左右兩邊分別是MDC和PWM信號(hào)，跟TXD3的中間距離最小為12mil，線粗為5mil（參見圖1），不滿足3W規(guī)則。嘗試割斷左右這兩根線并焊接飛線，也可以解決這問題。

圖1 RGMII_TXD3PCB走線局部

16. 檢查PCB走線，RGMII和LCD是復(fù)用管腳，在PCB走線的時(shí)候，會(huì)有一點(diǎn)分叉存在（最長(zhǎng)分叉為2mm左右），參見圖2。

圖2 RGMII底板PCB走線TX和RX

17. RGMII TX組走線長(zhǎng)度：3010mil~3224mil，RGMII RX組走線長(zhǎng)度：2403mil~2571mil（參見圖3），單端阻抗整板為50歐。從等長(zhǎng)來看，TXD3跟其它發(fā)送的數(shù)據(jù)線并沒有嚴(yán)格等長(zhǎng)，根據(jù)手冊(cè)要求，TXD0~TXD3是需要按60mil以內(nèi)的等長(zhǎng)的，且總長(zhǎng)度應(yīng)在3000mil以內(nèi)。

圖3 RGMIIPCB等長(zhǎng)數(shù)據(jù)

經(jīng)過以上的一系列調(diào)試分析可推知，由于TXD3沒有做好等長(zhǎng)，終端電阻沒有擺放在靠近源端，TXD3旁邊有時(shí)鐘線干擾，走線有分叉且總長(zhǎng)度太長(zhǎng)，多種因素疊加在一起，導(dǎo)致以太網(wǎng)測(cè)試滿載時(shí)會(huì)down。

此問題屬于比較典型的信號(hào)完整性問題，數(shù)字電路中，電信號(hào)被規(guī)定為0和1兩種電平，使得數(shù)字信號(hào)有極強(qiáng)的抗干擾能力，所以信號(hào)完整性問題往往不會(huì)很明顯的暴露出來，也許單獨(dú)有串?dāng)_或者有分叉都不會(huì)導(dǎo)致最終的通信失敗，但多個(gè)問題疊加起來就導(dǎo)致電路的時(shí)序裕量被耗盡，進(jìn)而通信失敗。

?其他容易忽視的問題

復(fù)位時(shí)間不夠?qū)е戮W(wǎng)卡工作異常、MDIO信號(hào)反射導(dǎo)致網(wǎng)絡(luò)卡死以及以太網(wǎng)LinkDown問題都是典型的以太網(wǎng)常見故障，其中調(diào)試過程的經(jīng)驗(yàn)方法值得借鑒，還有一些其他需要重視和警惕的問題，設(shè)計(jì)和調(diào)試時(shí)應(yīng)當(dāng)做排查重點(diǎn)：

以太網(wǎng)PHY到變壓器這段的驅(qū)動(dòng)分為電流型和電壓型，設(shè)計(jì)時(shí)需要查看手冊(cè)，確定變壓器這邊的中間抽頭是要拉高還是接地。

PHY的設(shè)備地址PHYADDR通過上下拉電阻來實(shí)現(xiàn)。PHYADDR往往和LED管腳復(fù)用，設(shè)計(jì)時(shí)要注意如果PHYADDR是上拉，則該管腳為低電平有效，應(yīng)該接到LED的負(fù)極；如果PHYADDR是下拉，則該管腳為高電平有效，應(yīng)該接到LED的正極。

RMII不像RGMII和MII有一個(gè)TXCLK一個(gè)RXCLK，取而代之的是一個(gè)50MHz的REFCLK，這個(gè)時(shí)鐘設(shè)計(jì)是要注意核對(duì)主控端和PHY端各自是作為輸入還是輸出，是否可配置，有些廠家的是可以通過軟件配置的，有些卻是固定的，需要在設(shè)計(jì)前確定REFCLK的方向。

最佳的以太網(wǎng)電磁兼容拓?fù)鋺?yīng)為：PHY芯片共模電感/磁珠TVS管網(wǎng)絡(luò)變壓器氣體放電管/放電齒RJ45。容易被忽視的是以太網(wǎng)POE，當(dāng)連接了支持POE的交換機(jī)，以太網(wǎng)的信號(hào)線上會(huì)有最高57V的電壓，即使產(chǎn)品不需要POE功能，也要注意器件的耐壓值。