STCO發(fā)展促使EDA工具考慮更多系統(tǒng)級(jí)因素

芯和半導(dǎo)體創(chuàng)始人、總裁代文亮博士近日接受《大半導(dǎo)體產(chǎn)業(yè)網(wǎng)》專訪，探討在AI時(shí)代EDA的發(fā)展機(jī)遇，以下是專訪主要內(nèi)容。

中國(guó)的優(yōu)勢(shì)在于龐大的市場(chǎng)和人力資源，同時(shí)應(yīng)用場(chǎng)景足夠多樣。

AI和HPC正迅速發(fā)展，對(duì)芯片技術(shù)提出了更高的要求，傳統(tǒng)的SoC在應(yīng)對(duì)這些需求時(shí)已顯得力不從心。Chiplet技術(shù)作為一種新興的解決方案，通過(guò)將不同功能模塊集成在一起，提供了更高效、更靈活的芯片設(shè)計(jì)方式。

在Chiplet設(shè)計(jì)中，EDA工具需要提供全面支持，包括電源、信號(hào)的完整性、多物理場(chǎng)的分析以及整個(gè)系統(tǒng)的驗(yàn)證。國(guó)內(nèi)先進(jìn)工藝逐漸受到管控，Chiplet被視為一條值得嘗試的變通之路。在ICCAD-Expo 2024期間，芯和半導(dǎo)體創(chuàng)始人、總裁代文亮博士表示，為了將設(shè)計(jì)遷移到Chiplet架構(gòu)中，芯和半導(dǎo)體正積極與生態(tài)圈上下游的廠商合作，探討通過(guò)TSV解決信號(hào)損耗、干擾等問(wèn)題?！安ＡЩ宓膽?yīng)用能針對(duì)具體方案調(diào)整CTE、DKDF介電常數(shù)、損耗等，芯和半導(dǎo)體也在積極地與玻璃廠商、材料廠商深度合作，實(shí)現(xiàn)創(chuàng)新突破?！?/p>

代博士指出，中國(guó)的優(yōu)勢(shì)在于龐大的市場(chǎng)和人力資源，同時(shí)應(yīng)用場(chǎng)景足夠多樣?！半m然工藝并不是最完美的，但是可以從系統(tǒng)架構(gòu)、通訊協(xié)議標(biāo)準(zhǔn)等方面進(jìn)行優(yōu)化，此前我們提SoC，之后出現(xiàn)了SiP，再往后Chiplet成為一個(gè)趨勢(shì)?！彼J(rèn)為，后期應(yīng)該從系統(tǒng)整機(jī)架構(gòu)的角度去優(yōu)化設(shè)計(jì)。

“Chiplet最大的優(yōu)勢(shì)就是可以集成毫米波、硅光等技術(shù)，以及存儲(chǔ)等功能。這樣，我們就不再依賴于某種特定的工藝，也許我們的芯片面積會(huì)大一點(diǎn)，但可以通過(guò)優(yōu)化布局來(lái)減小，主要是要確保散熱效果良好?！贝┦空f(shuō)道，另外，行業(yè)也瞄準(zhǔn)STCO——系統(tǒng)技術(shù)協(xié)同優(yōu)化的方向去突破單個(gè)芯片的局限。

STCO作為DTCO的延伸和發(fā)展，將協(xié)同優(yōu)化的范圍進(jìn)一步擴(kuò)大到了系統(tǒng)層面。它不僅涵蓋了電路與工藝的協(xié)同優(yōu)化，還深入考慮了2.5D/3D IC封裝技術(shù)、系統(tǒng)互連、軟件優(yōu)化等系統(tǒng)級(jí)因素，目標(biāo)是在系統(tǒng)整體層面實(shí)現(xiàn)性能、功耗和成本的最佳平衡。

隨著STCO的發(fā)展，EDA工具需要考慮更多系統(tǒng)級(jí)因素。例如，封裝技術(shù)、互連技術(shù)、軟件優(yōu)化等都成為影響系統(tǒng)性能的關(guān)鍵因素。因此，EDA工具需要具備更高的抽象層次和更強(qiáng)的跨領(lǐng)域協(xié)同能力，以支持系統(tǒng)級(jí)優(yōu)化的實(shí)現(xiàn)。這要求EDA工具能夠集成多種優(yōu)化算法和仿真模型，為設(shè)計(jì)師提供全面的系統(tǒng)級(jí)優(yōu)化解決方案。

芯和半導(dǎo)體圍繞“集成系統(tǒng)設(shè)計(jì)”進(jìn)行技術(shù)和產(chǎn)品的戰(zhàn)略布局，開發(fā)由AI人工智能技術(shù)加持的多物理引擎技術(shù)，以“仿真驅(qū)動(dòng)設(shè)計(jì)”的理念，提供從芯片、封裝、模組、PCB板級(jí)、互連到整機(jī)系統(tǒng)的全棧集成系統(tǒng)級(jí)EDA解決方案，實(shí)現(xiàn)系統(tǒng)內(nèi)各種芯片及硬件的高速高頻互連。

以往在 EDA 設(shè)計(jì)過(guò)程中，很少考慮風(fēng)冷、液冷等散熱技術(shù)，但如今在設(shè)計(jì)大算力芯片時(shí)，幾乎都采用液冷技術(shù)?？梢姾芏鄳?yīng)用場(chǎng)景已發(fā)生諸多變化，EDA 設(shè)計(jì)必須與時(shí)俱進(jìn)，具備自主創(chuàng)新能力?！皩?duì)于 EDA 發(fā)展，我們要突破國(guó)產(chǎn)替代的傳統(tǒng)思維，構(gòu)建起自己的獨(dú)特設(shè)計(jì)，這是一個(gè)很好的機(jī)遇?！?舉例來(lái)說(shuō)，芯和半導(dǎo)體于2021年全球首發(fā)的3DIC Chiplet 先進(jìn)封裝系統(tǒng)設(shè)計(jì)分析全流程EDA平臺(tái)，通過(guò)不斷選代，已被全球多家芯片設(shè)計(jì)公司采納，用于設(shè)計(jì)下一代面向人工智能、數(shù)據(jù)中心、汽車電子和AR/VR市場(chǎng)的高性能計(jì)算芯片，包括CPU/GPU/NPU等領(lǐng)域，有力推動(dòng)和完善了國(guó)內(nèi)Chiplet產(chǎn)業(yè)鏈的生態(tài)建設(shè)。

展望未來(lái)，代博士表示，“芯和半導(dǎo)體將繼續(xù)深耕EDA領(lǐng)域，推動(dòng)國(guó)內(nèi)Chiplet生態(tài)圈的發(fā)展，以集成系統(tǒng)設(shè)計(jì)賦能AI發(fā)展?！?/p>