FPGA 開發(fā)的目標(biāo)是按時、按質(zhì)交付項目。
然而,這一目標(biāo)說起來簡單,實現(xiàn)起來老費(fèi)勁了。根據(jù)業(yè)內(nèi)最廣泛的調(diào)查之一,西門子威爾遜集團(tuán) 2022 年的調(diào)查(https://blogs.sw.siemens.com/verificationhorizons/2022/10/10/prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項目落后于計劃,12% 的項目落后計劃 50% 以上。
為此,很多FPGA廠商都在自己EDA工具里嵌入IP減少FPGA項目的開發(fā)周期,使用 IP 是一種有助于實現(xiàn)按時、高質(zhì)量且經(jīng)濟(jì)高效的項目交付的方法。
我們現(xiàn)在處于一個比較好的時期,例如,Vivado 2024.1 提供了 681 個 IP,使用這些IP可以快速的搭建FPGA系統(tǒng),比如XDMA IP可以快速搭建基于PCIe的應(yīng)用。當(dāng)然,這些 IP 核的適用性取決于目標(biāo)設(shè)備系列和設(shè)備的所需功能。
利用這些 IP 模塊可以加快開發(fā)速度,并通過利用經(jīng)過驗證的組件降低技術(shù)風(fēng)險。此外,這些 IP 核通常附帶示例和測試平臺,這有助于我們了解它們的操作和用法。
然而,這些IP并不能提供我們設(shè)計中需要的所有功能。在這種情況下,我們可能需要開發(fā)定制解決方案、購買第三方 IP 或使用開源IP庫。
接下來,我們介紹幾個高質(zhì)量開源庫來支持我們的設(shè)計:
FPGA_Library
https://github.com/suisuisi/FPGA_Library
該庫包含諸多IP,包括圖像處理、數(shù)字信號處理、接口等。
Open Logic
https://github.com/open-logic/open-logic
這個開源 VHDL 庫提供了各種專注于 IP 外設(shè)創(chuàng)建的 IP 核。它提供了用于CDC、內(nèi)存、FIFO、仲裁器、時分復(fù)用和其他功能(如 PRBS、延遲和桶形移位器)的模塊。對于 AXI 支持,Open Logic 包括 AXI 主設(shè)備、從設(shè)備和流水線。它還提供用于 UART、SPI、I2C 等的接口 IP,使其成為 AXI 端點的寶貴資源。
HDL 模塊
https://hdl-modules.com/index.html
該庫提供一系列 AXI IP,包括interconnects 和 crossbars,以及 FIFO 等基本基礎(chǔ)設(shè)施。為了支持仿真,HDL 模塊還包括總線功能模型和通用組件,例如環(huán)形緩沖區(qū)、LFSR、數(shù)學(xué)函數(shù)和正弦發(fā)生器。通過閱讀文檔可以很好地了解它。
SURF(SLAC 終極 RTL 框架):
https://github.com/slaclab/surf
SURF 提供 AXI、以太網(wǎng)和設(shè)備庫。設(shè)備庫特別有用,帶有 ADC 和 DAC 等外圍設(shè)備的驅(qū)動程序。SURF 使用 CocoTB 和 GHDL 進(jìn)行驗證,使流程變得簡單。
PSI Lib
https://github.com/paulscherrerinstitute/psi_fpga_all
由 Paul Scherrer 研究所開發(fā),該庫提供內(nèi)存、FIFO、跨時鐘域、時分復(fù)用、AXI 接口和其他常見模塊的 IP 模塊。
PoC Lib(Pile of Cores)
https://github.com/VLSI-EDA/PoC
由Technical University of Dresden大學(xué)提供,PoC 專注于內(nèi)存、FIFO 和 I/O 控制器。它利用了 CocoTB、OSVVM、UVVM 和 VUnit 進(jìn)行驗證。
以上這些只是一些常用的庫,可以結(jié)合之前推薦的開源庫一起使用:
這些開源庫可以幫助開發(fā)解決方案,而無需從頭開始。其中許多庫與 Vivado 完美集成,簡化了它們的使用。
當(dāng)然,這些庫并不權(quán)威,需要結(jié)合使用場景進(jìn)行修改和優(yōu)化。
最后要注意的是:使用這些開源庫時,請確保閱讀、理解并遵守其開源許可證,以避免潛在的麻煩。
-
FPGA
+關(guān)注
關(guān)注
1630文章
21796瀏覽量
605427 -
IP
+關(guān)注
關(guān)注
5文章
1716瀏覽量
149865 -
開源
+關(guān)注
關(guān)注
3文章
3398瀏覽量
42665
原文標(biāo)題:使用 IP 核和開源庫減少 FPGA 設(shè)計周期
文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論