若貝集成電路設計和RISC-V雙系統(tǒng)平臺

若貝集成電路設計和RISC-V雙系統(tǒng)平臺

RISC-V雙系統(tǒng)平臺結合了FPGA的靈活性和RISC-V指令集的開放性，為用戶提供了一個高效、靈活的開發(fā)環(huán)境。

Robei EDA軟件

Robei EDA工具：是一種全新的面向對象的可視化芯片設計軟件，支持基于Verilog語言的集成電路前端設計與仿真。具備可視化架構設計、RTL編碼（算法編程）、結構層自動代碼生成、語法檢查、編譯仿真與波形查看等功能。

Robei IDE軟件

Robei IDE 是由若貝公司開發(fā)的一款RISC-V集成開發(fā)工具，專門用于沉芯異構芯片的開發(fā)。Robei IDE 提供了完善的項目文件管理功能，方便用戶對項目文件組織管理。該工具支持代碼的編寫和編譯，使用戶能夠方便地進行程序開發(fā);集成了下載和調試功能，用戶通過它將編譯好的程序下載到目標芯片，并進行調試。還包含了自適應IDE，專門用于自適應處理器的配置與重構,自適應IDE提供了Rocel配置、數據通路設定、數據對齊檢查、單步執(zhí)行仿真、一仿真、生成配置文件、配置文件融合等功能。

軟件開發(fā)環(huán)境

自適應開發(fā)環(huán)境

Robei IDE的界面設計簡潔直觀，用戶可以快速上手。自適應IDE的界面采用可視化設計，類似于下棋，用戶只需熟悉基本規(guī)則即可輕松進行設計,可以用于系統(tǒng)設計與教育教學，幫助學生和教師更好地進行FPGA和ASIC的設計與開發(fā)。

RX200T八角板

FPGA+RISC-V實驗箱

FPGA+RISC-V實驗箱集高性能、靈活、易上手于一體的綜合性學習與實踐平臺。實驗箱集成了高性能FPGA芯片與RISC-V軟核處理器，實現硬件加速與軟件靈活性的完美結合。用戶可以通過FPGA，搭建RISC-V架構控制邏輯，進行復雜的數字信號處理、并行計算等任務。

芯片參數

案例