若貝集成電路設(shè)計(jì)和RISC-V雙系統(tǒng)平臺

若貝集成電路設(shè)計(jì)和RISC-V雙系統(tǒng)平臺

RISC-V雙系統(tǒng)平臺結(jié)合了FPGA的靈活性和RISC-V指令集的開放性，為用戶提供了一個高效、靈活的開發(fā)環(huán)境。

Robei EDA軟件

Robei EDA工具：是一種全新的面向?qū)ο蟮目梢暬酒O(shè)計(jì)軟件，支持基于Verilog語言的集成電路前端設(shè)計(jì)與仿真。具備可視化架構(gòu)設(shè)計(jì)、RTL編碼（算法編程）、結(jié)構(gòu)層自動代碼生成、語法檢查、編譯仿真與波形查看等功能。

Robei IDE軟件

Robei IDE 是由若貝公司開發(fā)的一款RISC-V集成開發(fā)工具，專門用于沉芯異構(gòu)芯片的開發(fā)。Robei IDE 提供了完善的項(xiàng)目文件管理功能，方便用戶對項(xiàng)目文件組織管理。該工具支持代碼的編寫和編譯，使用戶能夠方便地進(jìn)行程序開發(fā);集成了下載和調(diào)試功能，用戶通過它將編譯好的程序下載到目標(biāo)芯片，并進(jìn)行調(diào)試。還包含了自適應(yīng)IDE，專門用于自適應(yīng)處理器的配置與重構(gòu),自適應(yīng)IDE提供了Rocel配置、數(shù)據(jù)通路設(shè)定、數(shù)據(jù)對齊檢查、單步執(zhí)行仿真、一仿真、生成配置文件、配置文件融合等功能。

軟件開發(fā)環(huán)境

自適應(yīng)開發(fā)環(huán)境

Robei IDE的界面設(shè)計(jì)簡潔直觀，用戶可以快速上手。自適應(yīng)IDE的界面采用可視化設(shè)計(jì)，類似于下棋，用戶只需熟悉基本規(guī)則即可輕松進(jìn)行設(shè)計(jì),可以用于系統(tǒng)設(shè)計(jì)與教育教學(xué)，幫助學(xué)生和教師更好地進(jìn)行FPGA和ASIC的設(shè)計(jì)與開發(fā)。

RX200T八角板

FPGA+RISC-V實(shí)驗(yàn)箱

FPGA+RISC-V實(shí)驗(yàn)箱集高性能、靈活、易上手于一體的綜合性學(xué)習(xí)與實(shí)踐平臺。實(shí)驗(yàn)箱集成了高性能FPGA芯片與RISC-V軟核處理器，實(shí)現(xiàn)硬件加速與軟件靈活性的完美結(jié)合。用戶可以通過FPGA，搭建RISC-V架構(gòu)控制邏輯，進(jìn)行復(fù)雜的數(shù)字信號處理、并行計(jì)算等任務(wù)。

芯片參數(shù)

案例