基于6U VPX的XCVU9P+ZU9EG的高性能處理平臺(tái)

一 概述

該平臺(tái)是由16nm工藝的的XCUV9P+ZU9EG構(gòu)建的一款標(biāo)準(zhǔn)6U VPX高性能數(shù)據(jù)處理平臺(tái)，VPX P1上定義4個(gè)x4 GTY，P2上1路PCIe x16接口、P3~P6上引出了大量GTY/GTH以及RS422/GPIO信號(hào)。板卡提供2個(gè)FMC+接口、可搭配我司各類FMC子卡使用，實(shí)現(xiàn)數(shù)據(jù)采集處理。板卡設(shè)計(jì)滿足工業(yè)級(jí)要求，可用于軟件無線電，雷達(dá)與衛(wèi)星信號(hào)處理等。

Virtex UltraScale+:VU9P-2FLGB2104I；

Zynq Ultrascale+ MPSOC：XCZU9EG-2FFVB1156I;

2個(gè)標(biāo)準(zhǔn)FMC+接口,支持x16 GTY@25Gbps/lane高速串行總線，可搭配各類FMC子卡使用；

板卡芯片全部采用工業(yè)級(jí)芯片

二、主要技術(shù)參數(shù)

主芯片

Virtex UltraScale+:VU9P-2FLGB2104I ；

Ultrascale+ MPSOC：XCZU9EG-2FFVB1156I;

原理框圖

主要技術(shù)指標(biāo)

VPX-P0接口：

12V供電；

VCAUX_3.3V供電；

VPX-P1接口：

4個(gè)x4 GTY，可實(shí)現(xiàn)SRIO/AORURA等；

VPX-P2接口：

4個(gè)x4 GTY，實(shí)現(xiàn)PCIe3.0x16或者2個(gè)PCIe3.0x8；

VPX-P3接口：

4組RS422,16對(duì)LVDS差分對(duì)；

VPX-P4接口：

PS x4 GTR；

VPX-P5接口：

1個(gè)x4 GTY；

VPX-P6接口：

ZYNQ PL 4個(gè)x4 GTH

2個(gè)FMC+接口指標(biāo)：

標(biāo)準(zhǔn)FMC+（HPC）接口，符合VITA57.4規(guī)范；

支持x16GTY@25Gbps/lane高速串行總線；

支持57對(duì)LVDS信號(hào)（LA/HA，無HB）；

+12V/+VADJ供電，供電功率≥15W；

VU9P動(dòng)態(tài)存儲(chǔ)性能：

緩存數(shù)量：2組獨(dú)立的DDR4 SDRAM；

存儲(chǔ)帶寬：每組64位，2.4GHz數(shù)據(jù)率；

存儲(chǔ)容量：每組最大支持4GByte DDR4 SDRAM；

ZYNQ接口及性能：

PS上1組64bit DDR4 SDRAM；

PS千兆網(wǎng)口RJ45；

PS EMMC/SD卡；

其它接口性能：

每個(gè)FPGA板載2個(gè)SPI Flash用于FPGA的加載；

物理與電氣特性

板卡尺寸：1233.35 x 160mm；

板卡供電：7A max@+12V；

散熱方式：風(fēng)冷或?qū)Ю渖幔?/span>

環(huán)境特性：

工作溫度：-40°~85°C；

工作濕度：5%-95%；

參考設(shè)計(jì)

PCIE接口測(cè)試程序；

DDR4接口測(cè)試程序；

FMC子卡測(cè)試程序；

背板互聯(lián)接口程序開發(fā)；

可根據(jù)客戶要求提供定制服務(wù)；

審核編輯 黃宇