使用AMD Vitis進行嵌入式設計開發(fā)用戶指南

由于篇幅有限，本文僅選取部分內(nèi)容進行分享。

Vitis 簡介

AMD Vitis 工具套件包含多種設計技術(shù)，用于開發(fā)以 AMD 器件（例如，AMD Versal 自適應 SoC 器件、AMD Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡）為目標的異構(gòu)嵌入式應用。

Vitis 工具包括：

C++ 編譯器、庫和本征函數(shù)，適用于 AI 引擎和可編程邏輯（ PL ）

適用于 Arm 和 MicroBlaze CPU 的傳統(tǒng)工具鏈和庫

圖形化集成設計環(huán)境（ IDE ）

系統(tǒng)連接器，用于配置復雜的器件子系統(tǒng)，如 AI 引擎、NoC 和 Control & Integrated Processing system（ CIPS ），并將其與高性能多速率系統(tǒng)中的 PL 模塊與內(nèi)核相集成

調(diào)試器和硬件/軟件檢測自動化，有助于定位和解決嵌入式系統(tǒng)中的性能瓶頸和問題

跨 PL（ HDL ）、AI 引擎（ System-C ） 和 CPU（ QEMU ）無縫編譯、鏈接和運行異構(gòu)仿真

程序分析器，用于剖析和可視化仿真中和目標上的硬件/軟件性能

Xilinx Runtime（ XRT ）提供 Linux 用戶空間 API，用于運行時鏡像加載、存儲器管理與內(nèi)核控制

開發(fā)平臺，提供開箱即用的沙箱，用于 AI 引擎 開發(fā)、PL+AI 引擎子系統(tǒng)開發(fā)以及嵌入式系統(tǒng)應用引導

硬件優(yōu)化的庫，用于 DSP、視覺和圖像處理、線性代數(shù)和諸多其他應用域

Vitis 工具套件是基于 AMD Vivado Design Suite 構(gòu)建的，支持硬件和軟件的 C/C++ 編程、靈活且可縮放的系統(tǒng)連接規(guī)格用于促進自上而下、中間向外和自下而上的設計迭代、RTL 模塊集成、清晰的底層 Vivado 硬件工具流程自動化和交接。

Vitis 關(guān)鍵概念

本主題介紹的關(guān)鍵概念有助于您了解和使用 AMD Vitis 工具來開展嵌入式系統(tǒng)設計。這些工具支持通過以下方式完成各種開發(fā)流程：使用腳本編制執(zhí)行開發(fā)或者通過 Vitis IDE 進行交互式設計輸入來執(zhí)行開發(fā)。所有開發(fā)流程均以相同結(jié)果為目標，但設計師的技能等級和工程要求可能會影響特定流程類型的傾向性。下表描述了這些步驟。

表 1：概念性設計步驟

下圖演示了設計嵌入式系統(tǒng)并將其與 AMD 工具集成的概念性流程。

圖 1：Vitis 概念性設計流程

Vitis 工具支持多種不同的設計流程，如第 3 章：Vitis 流程和構(gòu)建環(huán)境所述。以下章節(jié)著重講解了用于創(chuàng)建和集成這些不同組件的各種工具和技巧。