0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速圖像處理卡設(shè)計原理圖:527-基于3U VPX XCZU15EG+TMS320C6678的信號處理板

hexiaoyan510 ? 來源:hexiaoyan510 ? 作者:hexiaoyan510 ? 2024-12-25 09:51 ? 次閱讀
基于3UVPXXCZU15EG+TMS320C6678的信號處理板
一、板卡概述
本板卡系我司自主研發(fā)的基于3UVPX風冷、導冷架構(gòu)的信號處理板,適用于高速圖像處理等。芯片采用工業(yè)級設(shè)計。
板卡采用標準3UVPX架構(gòu),板上集成一片Xilinx公司ZynqUltraScale+系列FPGAXCZU15EG,一片TI公司的多核浮點處理器TMS320C6678,一片STM32MCU用于板卡狀態(tài)監(jiān)控、電源控制及健康管理功能,板卡集成多片DDR、Flash、PHY、RS422等芯片。
板卡的電氣機械設(shè)計依據(jù)VPX標準(VITA46.0),支持導冷,能夠滿足用戶在特殊環(huán)境下的使用需求。
wKgZO2drZHiASurcAABWSYR9Arc198.png

二、硬件參數(shù)
表1:板卡硬件參數(shù)

處理器

FPGA:XilinxXCZU15EG-2FFVB1156I

DSP:TITMS320C6678主頻1.25GHz

協(xié)處理器

MCU:STM32F103C8T6

內(nèi)存

FPGA-PS:類型DDR4,位寬64bit,容量4GB

FPGA-PL:類型DDR4,位寬64bit,容量4GB

DSP:類型DDR3,位寬64bit,容量4GB

加載方式

FPGA:QSPI,SD卡,eMMC可選擇

DSP:SPI加載模式,SPIFlash32MB

LED

四個,電源狀態(tài)指示燈,F(xiàn)PGA狀態(tài)指示,DSP狀態(tài)指示,MCU狀態(tài)指示

仿真器接口

FPGA:MicroUSB接口

DSP:2x7PinJTAG接口,間距2.54mm,

MCU:3pinJTAG接口,間距2.54mm,

復位方式

外復位

前面板

4個狀態(tài)指示燈

3個處理器仿真器接口

1路FPGA-PS串口

1路FPGA-PS千兆以太網(wǎng)

VPX接口

P0:IIC總線,外復位,外參考時鐘

P1:GTXx16,TTL/LVTTLIOx8

P2:8路RS422,2路RS232,1路1000BASE-T,2路SGMII,TTL/LVTTLIOx8

三、性能指標
板載一片XilinxFPGAXC7V690T-2FFG1761I。
板載一片TIDSPTMS320C6678。
板載一片STMCUSTM32F103C8T6。
DSP連接一組DDR3,64bit位寬,容量4GB,數(shù)據(jù)速率1333MT/s。
FPGAPS連接一組DDR4,64bit位寬,容量4GB,數(shù)據(jù)速率2400MT/s。
FPGAPL連接一組DDR4,64bit位寬,容量4GB,數(shù)據(jù)速率2400MT/s。
DSP采用SPI加載方式,SPIFlash容量32MB。
FPGA采用QSPI,SD卡,eMMC加載方式。
DSP和FPGA通過SRIOx4@5Gbps/Lane,SGMII高速總線互聯(lián)。
DSP和FPGA通過EMIF16,GPIO,SPI,UART等低速總線互聯(lián)。
VPXP1支持4組SRIOx4@5Gbps/Lane。
VPXP1支持8個TTL/LVTTL電平IO。
VPXP2支持8路RS422接口至FPGAPL。
VPXP2支持1路RS232接口至FPGAPL。
VPXP2支持1路RS232接口至MCU。
VPXP2支持1路1000BASE-T至FPGA-PS。
VPXP2支持1路SGMII至FPGA。
VPXP2支持1路SGMII至DSP。
VPXP2支持8個TTL/LVTTL電平IO。
板卡芯片采用工業(yè)級。
板卡結(jié)構(gòu)采用標準VPX3U大小,支持風冷、導冷結(jié)構(gòu)。
四、物理特性
尺寸:大小為100mmx160mm
工作溫度:商業(yè)級0℃~+55℃,工業(yè)級-40℃~+85℃
工作濕度:10%~80%
五、供電要求
單電源供電,整板功耗:50W
電壓:DC+12V,5A
紋波:≤10%
六、應用領(lǐng)域
高速信號處理
軟件無線電

wKgZO2drZOCAD8PeAAJktj3sFDE796.png

標簽: C6678信號處理板 , FPGA 信號處理 , FPGA開發(fā)平臺 , XC7Z045板卡 , XCZU15EG板卡

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19286

    瀏覽量

    229811
  • 信號處理板
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    8643
收藏 人收藏

    評論

    相關(guān)推薦

    高速圖像采集設(shè)計方案:204-基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678信號處理

    板卡由我公司自主研發(fā),基于VPX架構(gòu),主體芯片為兩片 TI DSP TMS320C6678,兩片Virtex-6 XC6VLX240T-ff1156 FPGA,1個RapidIO Switch。FPGA連接FMC子。FPGA片
    的頭像 發(fā)表于 12-19 11:09 ?156次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>圖像</b>采集<b class='flag-5'>卡</b>設(shè)計方案:204-基于Xilinx Virtex-6 XC6VLX240T 和TI DSP <b class='flag-5'>TMS320C6678</b>的<b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>板</b>

    6U CPCI板卡設(shè)計方案:8-基于雙TMS320C6678 + XC7K420T的6U CPCI Express高速數(shù)據(jù)處理平臺

    C6678 , C6678板卡 , C6678圖像處理 ,
    的頭像 發(fā)表于 12-09 11:15 ?174次閱讀
    6<b class='flag-5'>U</b> CPCI板卡設(shè)計方案:8-基于雙<b class='flag-5'>TMS320C6678</b> + XC7K420T的6<b class='flag-5'>U</b> CPCI Express<b class='flag-5'>高速</b>數(shù)據(jù)<b class='flag-5'>處理</b>平臺

    基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信號處理

    本板卡基于標準6U VPX 架構(gòu),為通用高性能信號處理平臺,系我公司自主研發(fā)。板卡采用一片TI DSP TMS320C6678和一片Xili
    的頭像 發(fā)表于 11-08 16:38 ?353次閱讀
    基于DSP <b class='flag-5'>TMS320C6678</b>+FPGA XC7V690T的6<b class='flag-5'>U</b> <b class='flag-5'>VPX</b><b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>卡</b>

    基于6U VPX XCVU9P+XCZU7EV的雙FMC信號處理板卡

    板卡基于6U VPX標準結(jié)構(gòu),包含一個XCVU9P 高性能FPGA,一片XCZU7EV FPGA,用于 IO擴展接口,雙路HPC FMC擴展高速AD、DA、光纖接口等。是理想應用于高性
    的頭像 發(fā)表于 11-07 11:50 ?395次閱讀
    基于6<b class='flag-5'>U</b> <b class='flag-5'>VPX</b> XCVU9P+<b class='flag-5'>XCZU</b>7EV的雙FMC<b class='flag-5'>信號</b><b class='flag-5'>處理</b>板卡

    GPU計算主板學習資料第735篇:基于3U VPX的AGX Xavier GPU計算主板 信號計算主板 視頻處理 相機信號

    GPU計算主板學習資料第735篇:基于3U VPX的AGX Xavier GPU計算主板 信號計算主板 視頻處理 相機信號
    的頭像 發(fā)表于 10-23 10:09 ?278次閱讀
    GPU計算主板學習資料第735篇:基于<b class='flag-5'>3U</b> <b class='flag-5'>VPX</b>的AGX Xavier GPU計算主板 <b class='flag-5'>信號</b>計算主板 視頻<b class='flag-5'>處理</b> 相機<b class='flag-5'>信號</b>

    圖像信號處理設(shè)計原理圖:531-基于3U PXIe 的ZU7EV的通用主控

    ZU7EV板卡 , 雷達信號處理 , 視覺處理 , 3U PXIe , 圖像
    的頭像 發(fā)表于 09-30 11:27 ?287次閱讀
    <b class='flag-5'>圖像</b><b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>板</b>設(shè)計<b class='flag-5'>原理圖</b>:531-基于<b class='flag-5'>3U</b> PXIe 的ZU7EV的通用主控<b class='flag-5'>板</b>

    TMS320C6727 TMS320C6726 TMS320C6722浮點數(shù)字信號處理器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《TMS320C6727 TMS320C6726 TMS320C6722浮點數(shù)字信號處理器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-08 09:26 ?0次下載
    <b class='flag-5'>TMS320C</b>6727 <b class='flag-5'>TMS320C</b>6726 <b class='flag-5'>TMS320C</b>6722浮點數(shù)字<b class='flag-5'>信號</b><b class='flag-5'>處理</b>器數(shù)據(jù)表

    TMS320C6678多核固定和浮點數(shù)字信號處理器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《TMS320C6678多核固定和浮點數(shù)字信號處理器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-03 09:20 ?0次下載
    <b class='flag-5'>TMS320C6678</b>多核固定和浮點數(shù)字<b class='flag-5'>信號</b><b class='flag-5'>處理</b>器數(shù)據(jù)表

    TMS320C6414/TMS320C6415/TMS320C6416定點數(shù)字信號處理器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《TMS320C6414/TMS320C6415/TMS320C6416定點數(shù)字信號處理器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-02 13:05 ?0次下載
    <b class='flag-5'>TMS320C</b>6414/<b class='flag-5'>TMS320C</b>6415/<b class='flag-5'>TMS320C</b>6416定點數(shù)字<b class='flag-5'>信號</b><b class='flag-5'>處理</b>器數(shù)據(jù)表

    信號計算主板設(shè)計方案:735-基于3U VPX的AGX Xavier GPU計算主板

    3U VPX導冷結(jié)構(gòu) , FPGA信號處理 , GPU顯卡 , PCIE視頻處理 , GPU計算主板
    的頭像 發(fā)表于 07-18 11:31 ?479次閱讀
    <b class='flag-5'>信號</b>計算主板設(shè)計方案:735-基于<b class='flag-5'>3U</b> <b class='flag-5'>VPX</b>的AGX Xavier GPU計算主板

    高速信號處理板卡設(shè)計原理圖:519-基于ZU19EG的4路100G光纖的PCIe 雷達信號處理

    XCZU19EG板卡 , XCZU19EG存儲陣列 , 高速信號處理 , 智能加速計算
    的頭像 發(fā)表于 06-19 10:48 ?418次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>處理</b>板卡設(shè)計<b class='flag-5'>原理圖</b>:519-基于ZU19<b class='flag-5'>EG</b>的4路100G光纖的PCIe 雷達<b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>卡</b>

    XCZU15EG設(shè)計原理圖:523(ZCU102E的pin兼容替代) 基于 XCZU15EG的雙 FMC通用信號處理

    本板卡基于Xilinx Zynq Ultrascale+ MPSOC系列SOC XCZU15EG-FFVB1156架構(gòu),PS端搭載一組64-bit DDR4,容量32Gb,北京太速科技板卡,最高可
    的頭像 發(fā)表于 04-16 10:51 ?878次閱讀
    <b class='flag-5'>XCZU15EG</b>設(shè)計<b class='flag-5'>原理圖</b>:523(ZCU102E的pin兼容替代<b class='flag-5'>卡</b>) 基于 <b class='flag-5'>XCZU15EG</b>的雙 FMC通用<b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>板</b>

    KU115+ZU19EG+DSP6678的雙FMC 6U VPX處理

    和 1 片 Zynq UltraScale+ MPSoC 家族的 XCZU19EG-2FFVC1760I 以及 1 片 TI 公司的 DSP 芯片 TMS320C6678ACYPA。
    的頭像 發(fā)表于 04-08 11:11 ?602次閱讀
    KU115+ZU19<b class='flag-5'>EG+DSP6678</b>的雙FMC 6<b class='flag-5'>U</b> <b class='flag-5'>VPX</b><b class='flag-5'>處理</b><b class='flag-5'>板</b>

    基帶信號處理設(shè)計原理圖:基于6U VPX的雙TMS320C6678+Xilinx FPGA K7 XC7K420T的圖像信號處理

    軟件無線電系統(tǒng),基帶信號處理,無線仿真平臺,高速圖像采集、處理
    的頭像 發(fā)表于 02-28 11:20 ?592次閱讀
    基帶<b class='flag-5'>信號</b><b class='flag-5'>處理</b>設(shè)計<b class='flag-5'>原理圖</b>:基于6<b class='flag-5'>U</b> <b class='flag-5'>VPX</b>的雙<b class='flag-5'>TMS320C6678</b>+Xilinx FPGA K7 XC7K420T的<b class='flag-5'>圖像</b><b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>板</b>

    VPX信號處理設(shè)計原理圖:18-基于雙TMS320C6678 DSP的3U VPX信號處理平臺

    該板卡是北京太速科技自主研發(fā)的基于3U VPX架構(gòu)的信號處理,該處理
    的頭像 發(fā)表于 02-17 17:14 ?1179次閱讀
    <b class='flag-5'>VPX</b><b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>卡</b>設(shè)計<b class='flag-5'>原理圖</b>:18-基于雙<b class='flag-5'>TMS320C6678</b> DSP的<b class='flag-5'>3U</b> <b class='flag-5'>VPX</b>的<b class='flag-5'>信號</b><b class='flag-5'>處理</b>平臺