如何使用耦合電感器提高DC-DC應(yīng)用中的功率密度?

在數(shù)據(jù)中心和通信應(yīng)用中，48伏特的配電系統(tǒng)相當(dāng)普遍，許多方案用于將48V降至中間電壓軌道。最簡(jiǎn)單的方法是使用降壓拓?fù)?，它可以提供高性能，但往往在功率密度方面表現(xiàn)不足。升級(jí)多相降壓轉(zhuǎn)換器并采用耦合電感器，能夠顯著提高功率密度，使其與最先進(jìn)的替代品相媲美，同時(shí)保持巨大的性能優(yōu)勢(shì)。

多相耦合電感器在繞組之間具有反向耦合，能夠在每個(gè)相的電流中實(shí)現(xiàn)電流紋波的消除。這一優(yōu)勢(shì)可以用于提高效率，或者在減小尺寸和提高功率密度之間進(jìn)行權(quán)衡。

48V配電軌通常會(huì)降至某個(gè)中間電壓，通常為12V或更低。然后，不同的本地負(fù)載調(diào)節(jié)器直接向不同的負(fù)載提供不同的電壓。將48V降至12V的降壓電壓調(diào)節(jié)器的首選方案之一是多相降壓轉(zhuǎn)換器(見(jiàn)圖1)。該方案具有穩(wěn)定的輸出電壓和快速的瞬態(tài)響應(yīng)，簡(jiǎn)單且成本低廉。對(duì)于幾百瓦到超過(guò)1千瓦的功率范圍，可以考慮采用四個(gè)并行相。然而，由于高效率通常是優(yōu)先考慮的因素，因此48V轉(zhuǎn)換器的開(kāi)關(guān)頻率往往相對(duì)較低，以降低開(kāi)關(guān)損耗，相比于輸入電壓為12V甚至5V的低壓應(yīng)用。這對(duì)磁性元件造成了雙重影響，因?yàn)橐呀?jīng)顯著的電壓也在相對(duì)較長(zhǎng)的時(shí)間內(nèi)施加。因此，48V的磁性元件通常較為龐大，采用多圈繞組以承受相比于低壓應(yīng)用顯著增加的電壓×?xí)r間。48V降壓轉(zhuǎn)換器仍然可以實(shí)現(xiàn)高效率，但通常整體尺寸較大，電感器占據(jù)了大部分體積。

基礎(chǔ)的48V至12V約1kW的降壓轉(zhuǎn)換器具有四個(gè)6.8μH的離散電感器，并以200kHz的頻率開(kāi)關(guān)。這四個(gè)電感器是最大的組件，占據(jù)了解決方案的大部分體積。

電流紋波

傳統(tǒng)降壓轉(zhuǎn)換器每個(gè)相的電流紋波可通過(guò)方程1計(jì)算，其中占空比D = VO/VIN，VO為輸出電壓，VIN為輸入電壓，L為電感值，F(xiàn)s為開(kāi)關(guān)頻率。

將離散電感器(DL)替換為具有漏電感Lk和互感Lm的耦合電感器1–7，耦合電感器的電流紋波可以表示為方程2。FOM(性能指標(biāo))如方程3所示，其中Nph為耦合相數(shù)，ρ為耦合系數(shù)(方程4)，j為運(yùn)行索引，僅定義了占空比的適用區(qū)間(方程5)。

耦合電感器考慮事項(xiàng)

改進(jìn)的第一步是繪制Nph = 4的FOM圖，針對(duì)多個(gè)實(shí)際合理的耦合系數(shù)Lm/Lk值(見(jiàn)圖2)。紅色曲線(xiàn)Lm/Lk = 0代表離散電感器的FOM = 1基線(xiàn)。研究表明，具有非常低漏電的凹槽CL(NCL)結(jié)構(gòu)一般可以實(shí)現(xiàn)非常高的Lm/Lk，從而獲得高值的FOM。然而，盡管理想情況下感興趣的占空比恰好在第一個(gè)凹槽D = 12V/48V=0.25，但有必要考慮VIN和VO的一些范圍。有時(shí)，標(biāo)稱(chēng)VIN可以是48V或54V加上某些公差，VO可以調(diào)節(jié)遠(yuǎn)離12V等。為了在占空比在D = 0.25的某個(gè)范圍內(nèi)變化時(shí)保持電流紋波在可控范圍內(nèi)，選擇了具有顯著漏電的典型CL設(shè)計(jì)，而不是NCL，仍保持顯著的FOM值。假設(shè)Lm/Lk > 4，可以考慮從圖2中的FOM獲得約6倍的收益，以減少CL中的電感值，相較于DL基線(xiàn)。減少儲(chǔ)能應(yīng)直接影響所需的磁性體積。因此，將DL = 6.8μH的值降低到CL = 1.1μH將對(duì)尺寸減小有所裨益。

相應(yīng)的電流紋波繪制在圖3中，比較了基線(xiàn)設(shè)計(jì)DL = 6.8μH與提議的4相CL = 4 × 1.1μH(Lm = 4.9μH)在VIN = 48V和Fs = 200kHz條件下的表現(xiàn)。在感興趣的區(qū)域，CL的電流紋波與DL的相似或更小。這表明所有電路波形的均方根值相似，因此導(dǎo)通損耗也是如此。在相同F(xiàn)s下的相同紋波也意味著相同的開(kāi)關(guān)損耗、柵驅(qū)動(dòng)損耗等，這意味著兩個(gè)方案之間的效率應(yīng)該非常相似(假設(shè)DL和CL的電感損耗貢獻(xiàn)相似，作為唯一差異)。

設(shè)計(jì)的CL = 4 × 1.1μH如圖4所示，替代了四個(gè)DL = 6.8μH電感器。假設(shè)四個(gè)DL之間間隔0.5mm，每個(gè)DL的尺寸為28mm × 28mm × 16mm：4相CL的尺寸為56.5mm × 18mm × 12.6mm，實(shí)現(xiàn)了磁性元件體積的4倍減小。

完整的1.2kW 48V至12V調(diào)節(jié)解決方案如圖5所示。CL的尺寸和外形設(shè)計(jì)旨在適應(yīng)兩個(gè)CL零件放入行業(yè)標(biāo)準(zhǔn)的四分之一磚形尺寸內(nèi)。將所有約1mm的組件(FET、控制IC、陶瓷電容等)放置在PCB的底面，使得1.2kW解決方案的尺寸為1/8磚形。

性能提升

當(dāng)將DL = 6.8μH電感器更換為CL = 4 × 1.1μH時(shí)，電感器中的電流斜率限制也提高了6倍，這對(duì)瞬態(tài)響應(yīng)總是有幫助。除此之外，即使總的磁性體積減少了4倍，電感器的飽和額定值在100°C時(shí)也提高了約2倍。

所提議的VIN = 48V、VO = 12V輸出的瞬態(tài)性能如圖6所示。正如預(yù)期的那樣，反饋將輸出電壓調(diào)節(jié)至預(yù)設(shè)值，以應(yīng)對(duì)負(fù)載電流的變化，補(bǔ)償輸入電壓的任何變化。

也許最重要的性能參數(shù)是實(shí)現(xiàn)的效率，如圖7所示。它與行業(yè)最新的解決方案進(jìn)行了比較：48V至12V(固定4:1降壓)LLC，使用矩陣變壓器和GaN FETs，分別在主側(cè)和副側(cè)。比較實(shí)現(xiàn)的滿(mǎn)載效率為97.6%，而基準(zhǔn)值為96.3%。這意味著在滿(mǎn)功率下，損耗減少了16.6W，達(dá)到了提議解決方案的1.6倍改善。當(dāng)效率已經(jīng)很高時(shí)，這種損耗減少通常是很難實(shí)現(xiàn)的。

在大小和效率之間的權(quán)衡顯然是可能的。圖8比較了CL = 4 × 1.1μH(相比于DL減少4倍的磁性體積)與更大CL = 4 × 3μH(僅減少2倍的電感體積)的效率。物理上更大的CL = 4 × 3μH的漏電感Lk為3μH，互感Lm為10μH。這使得Fs可以適度降低到110kHz，使效率在整個(gè)負(fù)載范圍內(nèi)顯著提高。

總結(jié)

利用耦合電感器的優(yōu)勢(shì)，48V到12V的解決方案將總磁性體積從基本的離散電感器減少了4倍，達(dá)到了行業(yè)標(biāo)準(zhǔn)的1/8磚形體積。這一4倍的磁性體積減小是在保持出色的效率性能的同時(shí)實(shí)現(xiàn)的，瞬態(tài)電感電流斜率提高了6倍，電感器的Isat額定值提高了2倍。

與同等體積的行業(yè)先進(jìn)48V到12V解決方案相比，在滿(mǎn)功率下實(shí)現(xiàn)了約1.6倍的損耗減少。如果可接受較小的磁性體積減少，效率進(jìn)一步提高。

同時(shí)，所提議的解決方案是完全調(diào)節(jié)的，并直接放置在客戶(hù)的主板上。它還利用標(biāo)準(zhǔn)的硅FET進(jìn)一步優(yōu)化成本。這與未調(diào)節(jié)的4:1 LLC相比，后者的所有GaNFET都作為一個(gè)單獨(dú)模塊制造，配備專(zhuān)門(mén)的多層PCB，布局敏感且嵌入矩陣變壓器。整體性能提升展示了ADI在直流-直流應(yīng)用中耦合電感器專(zhuān)利技術(shù)的優(yōu)勢(shì)。