CoWoS先進(jìn)封裝技術(shù)介紹

隨著人工智能、高性能計(jì)算為代表的新需求的不斷發(fā)展，先進(jìn)封裝技術(shù)應(yīng)運(yùn)而生，與傳統(tǒng)的后道封裝測(cè)試工藝不同，先進(jìn)封裝的關(guān)鍵工藝需要在前道平臺(tái)上完成，是前道工序的延伸。CoWoS作為英偉達(dá)-這一新晉市值冠軍的GPU中采用的先進(jìn)封裝技術(shù)如今變得愈發(fā)重要。

據(jù)有關(guān)報(bào)告稱：CoWoS封裝技術(shù)的產(chǎn)能繼續(xù)是制約AI芯片供應(yīng)的最大瓶頸，也是AI芯片需求能否被滿足的關(guān)鍵。

DIGITIMES Research最新報(bào)告顯示，受云端AI加速器需求旺盛推動(dòng)，2025年全球?qū)oWoS及類(lèi)似封裝產(chǎn)能的需求或?qū)⒃鲩L(zhǎng)113%。

DIGITIMES Research認(rèn)為，英偉達(dá)正在顯著增加高端GPU的出貨量，以滿足其GB200系統(tǒng)的需求，并為臺(tái)積電的CoWoS產(chǎn)能下了大量訂單。與此同時(shí)，為谷歌和亞馬遜提供ASIC設(shè)計(jì)服務(wù)的博通和Marvell等公司也在不斷增加晶圓訂單。

CoWoS簡(jiǎn)介

CoWoS 的全稱為Chip on Wafer on Substrate。簡(jiǎn)單來(lái)說(shuō)是先將邏輯芯片與存儲(chǔ)芯片一同放在硅中介層上，使用Chip on Wafer（CoW）的封裝制程連接至底層基板上。這種封裝模式可以使多顆芯片可以封裝到一起，通過(guò)Si Interposer互聯(lián)，達(dá)到了封裝體積小，功耗低，引腳少的效果。在高性能計(jì)算領(lǐng)域具有巨大的優(yōu)勢(shì)。

目前臺(tái)積電提供三種CoWoS封裝服務(wù)，分別為CoWoS-S,CoWoS-R,CoWoS-L。隨著英偉達(dá)Blackwell系列GPU的大規(guī)模生產(chǎn)，臺(tái)積電將從2025年第四季度開(kāi)始從CoWoS-S過(guò)渡到CoWoS-L工藝，使CoWoS-L成為臺(tái)積電CoWoS技術(shù)的主要工藝。

CoWoS S

CoWoS-S平臺(tái)為人工智能 （AI） 和超級(jí)計(jì)算等超高性能計(jì)算應(yīng)用提供一流的封裝技術(shù)。該晶圓級(jí)系統(tǒng)集成平臺(tái)在較大的硅中介層區(qū)域上提供高密度互連和深溝槽電容器，以容納各種功能性頂部晶片/晶片，包括邏輯芯片，并在其上堆疊了高帶寬內(nèi)存 （HBM） 立方體。目前，最大 3.3 倍掩模尺寸（或 ~2700mm2）的中介層已準(zhǔn)備好投入生產(chǎn)。對(duì)于大于 3.3X 標(biāo)線尺寸的中介層，建議使用 CoWoS-L和 CoWoS-R 平臺(tái)。不同的互連選項(xiàng)提供了更大的集成靈活性，以滿足性能目標(biāo)。

CoWoS R

CoWoS-R是 CoWoS先進(jìn)封裝系列的成員，它利用再分布層 （RDL） 中介層作為片上系統(tǒng)（SoC） 和/或高帶寬內(nèi)存 （HBM） 之間的互連，以實(shí)現(xiàn)異構(gòu)集成。RDL 中介層由聚合物和銅走線組成，相對(duì)靈活。這增強(qiáng)了 C4 接頭的完整性，并允許封裝擴(kuò)展其尺寸以滿足非常復(fù)雜的功能需求。

CoWoS L

CoWoS-L 是 CoWoS平臺(tái)上的后芯片封裝工藝之一。它結(jié)合了 CoWoS-S 和 InFO（扇出型）技術(shù)的優(yōu)點(diǎn)，使用中介層和本地硅互連 （LSI） 芯片進(jìn)行晶粒間互連，并使用 RDL 層進(jìn)行電源和信號(hào)傳輸，從而提供最靈活的集成。