是否存在有關(guān) PCB 走線電感的經(jīng)驗(yàn)法則？

本文要點(diǎn)

PCB 走線具有電感和電容，這兩者共同決定了走線的阻抗。

有時(shí)，了解走線的電感有助于估算因串?dāng)_而引起的耦合度。

雖然沒有設(shè)定具體的走線電感值，但它是理解某些系統(tǒng)中的信號(hào)行為的有力工具。

所有 PCB 走線都有一定的電感，但您知道 PCB 走線中的電感對(duì)電氣行為有何影響嗎？PCB 中的不同導(dǎo)體系統(tǒng)需要具有特定的走線寬度，這將決定走線的電感。但是，不存在特定的 PCB 走線電感經(jīng)驗(yàn)法則，只有與走線阻抗相關(guān)的計(jì)算公式可用于確定走線電感。此外，也沒有具體的規(guī)定要求我們?cè)陔娐钒逶O(shè)計(jì)中將特定走線電感作為設(shè)計(jì)目標(biāo)。

在了解了決定走線輸入阻抗的重要因素之后，就更容易判斷何時(shí)可以偏離阻抗目標(biāo)，在電路板設(shè)計(jì)中選擇更高或更低的走線阻抗。

您知道這些走線的電感嗎？

PCB 走線電感經(jīng)驗(yàn)法則

在傳輸線設(shè)計(jì)中，走線寬度的計(jì)算往往從疊層設(shè)計(jì)和傳輸線幾何結(jié)構(gòu)的選擇開始。其他系統(tǒng)，如電源轉(zhuǎn)換器，可能不需要沿著走線控制阻抗，因此它們通常會(huì)使用更寬的銅走線來(lái)降低電感。在計(jì)算電感時(shí)，要先計(jì)算阻抗，然后利用阻抗計(jì)算走線電感。

阻抗計(jì)算公式

PCB 行業(yè)使用的最基礎(chǔ)阻抗模型是 IPC-2141 標(biāo)準(zhǔn)中的公式。下文所示的 IPC-2141 微帶線和帶狀線阻抗計(jì)算公式基于實(shí)驗(yàn)觀察得出，在低于 1GHz 的頻率范圍內(nèi)具有較高的準(zhǔn)確性。

IPC-2141 微帶線和帶狀線走線阻抗計(jì)算公式

事實(shí)證明，上述公式不完全準(zhǔn)確，其中包含了一些并非始終成立的假設(shè)。具體而言，上述公式存在以下缺陷：

忽略損耗角正切：所有 PCB 層壓板都會(huì)產(chǎn)生一定的衰減，這個(gè)值可以使用損耗角正切來(lái)量化。損耗角正切通常會(huì)增加一些電抗，使走線阻抗略微發(fā)生變化。

銅粗糙度：趨膚效應(yīng)和銅粗糙度已被整合到上述公式中，如果不采用更復(fù)雜的方法，無(wú)法將它們單獨(dú)分離（如 IEEE 模型）。因此，上述公式并不適用于所有制造工藝和材料系統(tǒng)。

盡管上述公式并不完美，但它們?yōu)橛?jì)算走線阻抗提供了一個(gè)不錯(cuò)的起點(diǎn)，適用于 PCB 設(shè)計(jì)中的許多情況。

根據(jù)阻抗計(jì)算電感

在設(shè)計(jì)走線寬度以達(dá)到阻抗目標(biāo)后，走線將具有特定的電感。設(shè)計(jì)過(guò)程一般不會(huì)逆向進(jìn)行，除非涉及低速數(shù)字信號(hào)、低頻模擬信號(hào)或具有特定低電感要求的開關(guān)電源轉(zhuǎn)換器。如果走線長(zhǎng)度足夠短，在設(shè)計(jì)時(shí)可以適當(dāng)偏離典型的 50 歐姆阻抗目標(biāo)，使用較低的走線電感。

綜上所述，不存在 PCB 走線電感經(jīng)驗(yàn)法則。換句話說(shuō)，并不存在特定的走線電感要求，也沒有簡(jiǎn)單的公式來(lái)計(jì)算所有 PCB 的走線電感。

要想深入探究，我們可以再次參考 IPC-2141 計(jì)算公式和無(wú)損傳輸線的本構(gòu)阻抗關(guān)系。IPC-2141 方程包含單位長(zhǎng)度電容計(jì)算公式，可用于計(jì)算 PCB 走線電感。

微帶線和帶狀線電容

在上述特定配置中，走線電容是相對(duì)于最近的接地平面定義的。最后，我們得到兩個(gè)分別用于計(jì)算微帶線和帶狀線走線電感的公式。

微帶線和帶狀線電感

由此我們可以看出，走線電感取決于：

走線厚度（或銅重量）

層厚度

走線幾何結(jié)構(gòu)

要確保設(shè)計(jì)滿足阻抗目標(biāo)并確定電感，必須同時(shí)考慮這些因素。在計(jì)算電感時(shí)，層厚度（H 或 B）和銅重量（T）通常是固定的，需要通過(guò)確定走線寬度來(lái)滿足阻抗和/或布線密度目標(biāo)。在使用特定層壓板材料的疊層上設(shè)計(jì)走線時(shí)，若將相同的走線放置在采用不同介電材料的 PCB 疊層中，電感或阻抗將會(huì)有所變化。如有需要，可以比較各種層疊的電感與寬度曲線。

PCB 走線電感規(guī)則的局限性

因?yàn)樯鲜龇匠淌菍?duì)數(shù)方程，所以僅在幾何參數(shù)的一定取值范圍內(nèi)有效。只要上述對(duì)數(shù)中的參數(shù)小于 1，計(jì)算得出的電感便為負(fù)值。通過(guò)將對(duì)數(shù)中的參數(shù)重寫為比率（W/H）或（W/B），以及 （T/H）或（T/B），我們得出以下不等式，該不等式限制了上述公式中允許的走線幾何結(jié)構(gòu)：

為了使 IPC-2141 電感為非負(fù)值，需要限制微帶線和帶狀線的幾何結(jié)構(gòu)

舉例來(lái)說(shuō)，我們可以在具有阻抗控制的簡(jiǎn)單 PCB 疊層中觀察微帶線電感。在一塊使用 0.5 盎司/平方英尺銅走線的四層電路板上（電介質(zhì)厚度 8mil，Dk=4.2），獲得 50Ohm 阻抗所需的走線寬度為 15.15mil，電感為 6.679nH/英寸。其他模型得出的結(jié)果大相徑庭，這足以說(shuō)明 IPC-2141 存在缺陷。

除了使用過(guò)時(shí)的 IPC-2141 公式之外，還有更好的方法來(lái)確定走線的阻抗和電感。更有效的 PCB 層疊和走線計(jì)算器包括矩量法場(chǎng)求解器或邊界元法場(chǎng)求解器。這些工具可用于快速計(jì)算給定層疊和阻抗目標(biāo)的電路板上的 PCB 走線電感，隨后使用該電感值確定粗略的串?dāng)_結(jié)果。一些非常敏感的精密測(cè)量設(shè)計(jì)或電源轉(zhuǎn)換器需要極低的電感布線，這些計(jì)算可以作為參考進(jìn)行驗(yàn)證。

在評(píng)估高級(jí)電子設(shè)計(jì)時(shí)，Cadence 的 PCB 設(shè)計(jì)和分析軟件可用于驗(yàn)證任何 PCB 走線電感經(jīng)驗(yàn)法則。設(shè)計(jì)人員可以使用強(qiáng)大的場(chǎng)求解器和電路建模工具來(lái)模擬電氣行為，計(jì)算許多重要的信號(hào)完整性指標(biāo)。在使用 Cadence 的軟件套件時(shí)，我們還可以訪問一系列可用于信號(hào)完整性分析的仿真功能，從而全面地評(píng)估系統(tǒng)功能。

Cadence 的新一代 Sigrity X 將性能提高了 10 倍，同時(shí)保持了 Sigrity 工具一貫的準(zhǔn)確性。新一代 Sigrity X 可以與 Clarity 3D Solver 配合工作，并與 Cadence Allegro X PCB Designer 和 Allegro X Advanced Package Designer Platform 工具緊密集成。Sigrity X 也將支持不同分析工作流程間的無(wú)縫過(guò)渡，進(jìn)一步縮短復(fù)雜系統(tǒng)級(jí) SI/PI 分析的設(shè)置時(shí)間