在給別人用自己的工程時(shí)可以封裝IP，Vivado用封裝IP的工具，可以得到像xilinx的ip一樣的可以配置參數(shù)的IP核，但是用其他工程調(diào)用后發(fā)現(xiàn)還是能看到源文件，如何將工程源文件加密，暫時(shí)沒(méi)有找到方法，如果知道還請(qǐng)賜教。而直接用.edif網(wǎng)表文件作為ip的方法如下：
1、建立工程設(shè)置頂層模塊
將需要封裝的模塊設(shè)置為頂層模塊。（shift_bus模塊）
2、綜合待封裝模塊
vivado綜合時(shí)會(huì)默認(rèn)將輸入輸出端口添加buffer緩存，而封裝的模塊大多都是用在一個(gè)大的模塊的內(nèi)部，綜合不能添加iobuf，在ISE的綜合選項(xiàng)中有-iobuf選項(xiàng)而在Vivado中該選項(xiàng)是隱藏的，可以在綜合設(shè)置窗口的Options下面最后一項(xiàng) More Options一欄寫入“-no_iobuf”，然后綜合即可。
3、生成.edif網(wǎng)表文件
打開綜合后的設(shè)計(jì)：在Flow Navigator中點(diǎn)擊“Open Synthesis Deisgn”
在TCL Console中輸入：“write_edif /path/xx.edif” 。特別注意：路徑分隔字符為“/”（得到的網(wǎng)表文件為shift_bus.edif）
4、建立wrapper
建立一個(gè)與待封裝模塊同名的.v文件，該文件只描述該模塊的接口。(shift_bus.v)
5、調(diào)用
將shift_bus.v和shift_bus.edif文件添加到需要調(diào)用的工程中，然后直接對(duì)shift_bus模塊進(jìn)行例化即可。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
請(qǐng)教一下，vivado怎么把帶ip核的工程進(jìn)行封裝，保證代碼不可見(jiàn)，可以通過(guò)端口調(diào)用。我嘗試了以下方法，ippackage，如果要在另一個(gè)程序里調(diào)用，也要提供源代碼；另一個(gè)
發(fā)表于 07-14 09:18
基于 FPGA vivado 2017.2 的74系列IP封裝實(shí)驗(yàn)指導(dǎo)一、實(shí)驗(yàn)?zāi)康恼莆?b class='flag-5'>封裝IP的兩種方式：GUI方式以及Tcl方式二、實(shí)驗(yàn)內(nèi)
發(fā)表于 12-20 10:23
發(fā)生IP核鎖定，一般是Vivado版本不同導(dǎo)致的，下面介紹幾種方法： 1 常用的方法 1）生成
發(fā)表于 01-08 17:12
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。
發(fā)表于 02-08 13:08
?2292次閱讀
有關(guān)FPGA——VIVADO15.4開發(fā)中IP 的建立
發(fā)表于 02-28 21:04
?15次下載
Xilinx的Vivado采用原理圖的設(shè)計(jì)方式，比較直觀適合大型項(xiàng)目，我們自己的code都需要封裝成user IP。這里主要介紹怎么把多個(gè)關(guān)聯(lián)管腳合并成類似bus的大端口。
發(fā)表于 09-15 16:54
?42次下載
大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來(lái)聊一聊vivado 調(diào)用IP核。 首先咱們來(lái)了解一下vivado的IP核，IP核（
![的頭像]()
發(fā)表于 05-28 11:42
?3.7w次閱讀
觀看視頻，學(xué)習(xí)如何將 Vivado IP 和第三方綜合工具配合使用。 此視頻將通過(guò)一個(gè)設(shè)計(jì)實(shí)例引導(dǎo)您完成創(chuàng)建自定義 IP 的步驟；用第三方綜
![的頭像]()
發(fā)表于 11-21 06:34
?5112次閱讀
UltraFast設(shè)計(jì)方法對(duì)您在Vivado Design Suite中的成功至關(guān)重要。
介紹UltraFast for Vivado并了解可用的材料，以幫助您在整個(gè)設(shè)計(jì)周期中應(yīng)用U
![的頭像]()
發(fā)表于 11-20 06:48
?2512次閱讀
了解如何生成Vivado HLS IP模塊，以便在System Generator For DSP中使用。
![的頭像]()
發(fā)表于 11-20 06:08
?3181次閱讀
了解如何將Vivado HLS設(shè)計(jì)作為IP模塊整合到System Generator for DSP中。
了解如何將
![的頭像]()
發(fā)表于 11-20 05:55
?3244次閱讀
在開發(fā)PL時(shí)一般都會(huì)用到分頻或倍頻，對(duì)晶振產(chǎn)生的時(shí)鐘進(jìn)行分頻或倍頻處理，產(chǎn)生系統(tǒng)時(shí)鐘和復(fù)位信號(hào)，下面就介紹一下在vivado2017.3中進(jìn)行PL開發(fā)時(shí)調(diào)用IP的方法。
發(fā)表于 12-22 14:26
?4744次閱讀
在開發(fā)PL時(shí)一般都會(huì)用到分頻或倍頻，對(duì)晶振產(chǎn)生的時(shí)鐘進(jìn)行分頻或倍頻處理，產(chǎn)生系統(tǒng)時(shí)鐘和復(fù)位信號(hào)，這是同步時(shí)序電路的關(guān)鍵，這時(shí)就需要使用到時(shí)鐘向?qū)?b class='flag-5'>IP，下面就介紹一下在vivado中進(jìn)行PL開發(fā)時(shí)調(diào)用
發(fā)表于 12-22 15:14
?1w次閱讀
Vivado提供了三種封裝IP的方式：（1）將當(dāng)前工程封裝為IP；（2）
![的頭像]()
發(fā)表于 08-10 18:09
?6989次閱讀
在FPGA實(shí)際的開發(fā)中，官方提供的IP并不是適用于所有的情況，需要根據(jù)實(shí)際修改，或者是在自己設(shè)計(jì)的IP時(shí)，需要再次調(diào)用時(shí)，我們可以將之前的設(shè)計(jì)封裝成自定義IP，然后在之后的設(shè)計(jì)中繼續(xù)使
![的頭像]()
發(fā)表于 04-21 08:58
?5828次閱讀
Vivado將模塊封裝為IP的方法介紹
工商網(wǎng)監(jiān)
評(píng)論