MOSFET并聯(lián)在高功率設計中的應用

在高功率電子設計中，為了滿足更大的電流需求和提升系統(tǒng)可靠性，常常需要將多個MOSFET器件并聯(lián)使用。

然而，MOSFET的并聯(lián)應用并非簡單的器件堆疊，它涉及諸多技術挑戰(zhàn)，如電流均衡、熱管理和驅(qū)動匹配等。本文將從專業(yè)的角度，詳細探討MOSFET并聯(lián)在高功率設計中的原理、挑戰(zhàn)、解決方案和實際應用。

隨著電力電子技術的快速發(fā)展，MOSFET（金屬氧化物半導體場效應晶體管）以其開關速度快、導通電阻低和驅(qū)動簡單等優(yōu)勢，廣泛應用于開關電源、逆變器和電機驅(qū)動等領域。在高功率應用中，單個MOSFET可能無法承受所需的高電流或功率，因此，采用多個MOSFET并聯(lián)的方式成為常見的解決方案。然而，MOSFET并聯(lián)涉及復雜的電氣和熱設計挑戰(zhàn)，必須謹慎處理。

MOSFET并聯(lián)電機驅(qū)動

電路的MCU是輸出直流信號，但它的驅(qū)動能力是有限的，如需要驅(qū)動較大功率MOS管，來產(chǎn)生大電流驅(qū)動電機，設計占空比大小比例達到調(diào)整轉速目的。

電機驅(qū)動主要采用N溝道MOSFET構建H橋驅(qū)動電路，H橋是典型的直流電機控制電路，因為它的電路外形類似字母H，故曰“H 橋”。4個開關MOS組成H的4條垂直腿，而電機就是H中的橫杠。為使電機正常運轉，電路要求對角線上的一對MOS是導通的，應用不同電流方向來達到控制電機正反轉的目的。

MOSFET應用選型

TOLL選型參數(shù)表

為了便于研究MOSFET并聯(lián)時的電流均流特性，進行了簡化處理，研究了以下MOSFET并聯(lián)時的均流特性。

MOSFET并聯(lián)面臨的挑戰(zhàn)

閾值電壓不匹配電流不均衡

由于制造工藝的差異，即使是同一批次的MOSFET，其閾值電壓（VTH）、導通電阻（RDS(on)）和跨導（gm）等參數(shù)也存在偏差。這些差異會導致并聯(lián)器件之間的電流分配不均，可能導致個別器件過載。

多管并聯(lián)應用參數(shù)設計影響均流效果

當并聯(lián)的兩個MOSFETs具有相同的參數(shù)，如內(nèi)在閾值電壓（Vth）、Rg和Ciss時，它們的開通能量（Eon）和關斷能量（Eoff）非常相似，功率損耗的差距僅為0.01W。當2號MOSFET被Vth較低的器件替換時，其Eon和Eoff顯著增大，功率損耗比Vth較高的1號MOSFET器件高出1.87W，如表1所示。

Two MOSFETs parallel Test Result (Ton=250ns, Toff=100ns, Fs=10KHz)▲

MOSFET開關速度是影響電流平衡的另一個因素。在測試中，采用了更長的開通時間（Ton）和關斷時間（Toff），以及較高的外部驅(qū)動電阻Rg，此時不同Vth的器件之間的功率損耗差距會變大，如表2所示。當關斷時間為100ns時，Vth較低的2號MOSFET與1號MOSFET之間的總功率損耗差（包括開關損耗和導通損耗）約為1.87W；而當關斷時間為300ns時，功率損耗差距將增大到4.46W。其原因在于，當關斷時間更長時，兩個MOSFET的Vgs達到Vth的間隔時間變長，從而使得功率損耗差距也變大。

根據(jù)測試結果，具有相同Vth值的MOSFET并聯(lián)時，MOSFET外部驅(qū)動速度的快慢是實現(xiàn)更好電流平衡性能的關鍵因素。

Two MOSFETs Parallel Test Result (Ton=380ns, Toff=300ns, Fs=10KHz)▲

MOSFET柵極驅(qū)動不匹配電流不平衡

驅(qū)動參數(shù)的一致性，包括驅(qū)動回路的電阻、電容和電感，是影響電流平衡特性的另一個因素。

當兩個MOSFET并聯(lián)且其驅(qū)動回路的電容不同，具有較大輸入電容（Ciss）的MOSFET的開通時刻將比另一個MOSFET延遲，這會導致具有較大Ciss的MOSFET的開通能量（Eon）較小。然而，關斷過程則不同，較大的Ciss會導致關斷時刻延遲，從而導致較大的關斷能量（Eoff）。

通常情況下，當兩個MOSFET并聯(lián)時，具有較大Ciss的MOSFET的Eon較小，但Eoff較大。

MOSFET的輸入電容或驅(qū)動回路對Eon和Eoff具有相反的影響。如果一個MOSFET的Ciss高于其他并聯(lián)MOSFET的Ciss，其Eon將減小，而Eoff則會增大。實際上，在某些條件下，Eon和Eoff的總和可以進行權衡，進而達到最小值。因此，不同Ciss對電流平衡的影響可以忽略不計，如圖1所示。在實際應用中，建議Toff應約為Ton的40%以實現(xiàn)最佳系統(tǒng)設計。

Ciss Variation Ratio vs Switching Loss Gap | 1 圖▲

驅(qū)動參數(shù)優(yōu)化與電流共享

外部Rg選擇對電流平衡的影響

柵極驅(qū)動回路的一致性將極大地影響電流平衡性能。驅(qū)動回路應保持一致，以滿足電流平衡的要求。其次，為了滿足系統(tǒng)效率的要求，開關速度應盡可能快。更快的開關速度將導致并聯(lián)MOSFET之間的開關損耗差距變小，如圖2所示。然而，快速的開關速度可能會引發(fā)過大的電壓尖峰，如圖3所示，因此電流平衡特性和電壓尖峰之間存在權衡，在系統(tǒng)設計中應找到平衡點。

Differences in Total Switch Losses Under Different Rg | 2 圖▲

Vds Spike Voltage vs Rgoff | 3 圖▲

結論

在高電流并聯(lián)應用中，影響電流一致性的因素主要來自兩個方面：一是MOSFET參數(shù)的一致性，如Vth和Ciss；二是應用中驅(qū)動回路設計和功率回路設計的不一致性。對于MOSFET制造商來說，控制生產(chǎn)工藝以獲得參數(shù)一致性至關重要。從應用角度來看，合適的驅(qū)動設計、一致的驅(qū)動回路和功率回路電感設計同樣是確保電流一致性的關鍵因素。