淺談DDR6 RAM設(shè)計(jì)挑戰(zhàn)

以下文章來源于Cadence楷登PCB及封裝資源中心，作者Cadence

本文要點(diǎn)

DDR6 RAM 是 目前DDR 迭代中的最新版本，最大的數(shù)據(jù)速率峰值超過 12000 MT/s。

在 DDR6 存儲器接口中使用的導(dǎo)體和介電材料會影響高數(shù)據(jù)速率下的信號完整性。

DDR6 設(shè)計(jì)要求包括潔凈的電壓供應(yīng)、最佳的工作溫度、合適的走線長度匹配、良好的端接、適當(dāng)?shù)脑O(shè)置和保持時間，以便在高速信號傳輸過程中實(shí)現(xiàn)較好的信號完整性和電源完整性。

雙倍數(shù)據(jù)速率 (Double data rate ， DDR) 是隨機(jī)存取存儲器 (RAM) 中目前最快的技術(shù)。DDR RAM 技術(shù)經(jīng)歷了多次迭代，每次迭代都比上一個版本具有更高的數(shù)據(jù)速率和帶寬。DDR6 RAM 是目前 DDR 迭代中的最新版本，其數(shù)據(jù)速率峰值達(dá)到最大（超過 12000 MT/s）。

但是與此同時，DDR 的高速數(shù)據(jù)流和總線設(shè)計(jì)為 DDR PCB 的設(shè)計(jì)過程帶來了挑戰(zhàn)。這些挑戰(zhàn)類似于超高速 PCB 設(shè)計(jì)的復(fù)雜性。本文將介紹 DDR6 RAM 并討論一些常見的 DDR6 RAM 設(shè)計(jì)挑戰(zhàn)。

DDR6 RAM

DDR6 是新一代的 RAM。它提供了一種高速內(nèi)存設(shè)計(jì)，適合需要高內(nèi)存帶寬的應(yīng)用場景。與之前的版本相比，DDR6 RAM 的設(shè)計(jì)旨在實(shí)現(xiàn)更高的可靠性、更低的延遲和更高的壽命。其中一種專業(yè)的內(nèi)存技術(shù)，即 GDDR6，可以提供很大的帶寬。GDDR6 的帶寬特性使其成為圖形應(yīng)用的最佳選擇。

雙倍數(shù)據(jù)速率 (DDR) 是 目前 RAM 中最快的技術(shù)。

隨著市場對通用存儲器設(shè)備和企業(yè)存儲應(yīng)用的需求日益增加，DDR6 和 GDDR6 成為理想的選擇。由于 DDR6 RAM 具有高帶寬、低延遲和低功耗的特點(diǎn)，市場需求會繼續(xù)擴(kuò)大。物聯(lián)網(wǎng) (IoT)、大數(shù)據(jù)和人工智能 (AI) 等技術(shù)將繼續(xù)使用 DDR 技術(shù)。

由于需求的爆炸式增長，DDR 電路板從設(shè)計(jì)到上市的時間很短。然而，如此倉促的過程可能會帶來一些問題。使用 DDR6 的設(shè)計(jì)常常會因?yàn)閿?shù)據(jù)、地址、時鐘或控制線的復(fù)雜性而出現(xiàn)故障。下面讓我們深入探討 DDR 設(shè)計(jì)中的挑戰(zhàn)，特別是 DDR6 設(shè)計(jì)中的挑戰(zhàn)。

常見的 DDR 設(shè)計(jì)挑戰(zhàn)

使用 DDR 存儲器的印刷電路板設(shè)計(jì)在創(chuàng)建之初就面臨著挑戰(zhàn)。DDR 通過一個時鐘信號的上升沿和下降沿處理兩個數(shù)據(jù)位的轉(zhuǎn)換。DDR 存儲器設(shè)計(jì)的挑戰(zhàn)包括芯片級別和電路板級別。由于復(fù)雜的時序問題和高速信號，DDR 存儲控制器的設(shè)計(jì)人員在 IC 設(shè)計(jì)中面臨著諸多問題。

DDR 存儲器設(shè)備使用多電平調(diào)制，如 PAM 或 QAM，目的是提高完全模擬通道以上的數(shù)據(jù)速率。對于 DDR6 及更高版本，PAM 或 QAM 調(diào)制通常與均衡方案結(jié)合使用。要采用多電平調(diào)制和均衡方案，需要精心設(shè)計(jì) DDR。由于在存儲器結(jié)構(gòu)中需要使用不同的線路，如數(shù)據(jù)、時鐘、地址和控制以及混合信號等方面的原因，所以設(shè)計(jì)人員需要打磨自己解決問題的技能，以確保獲得更好的布局設(shè)計(jì)。

DDR 存儲器接口需要滿足電源完整性以及芯片裸片、封裝、存儲器元件和電路板走線的信號完整性要求。關(guān)于走線，與數(shù)千兆位傳輸相連接的 DDR 存儲器配置需要特定的走線模式。只有理順走線、端接方案、串?dāng)_干擾、阻抗不連續(xù)和時序余量等方面的挑戰(zhàn)，DDR 存儲器的高速性能才會得以體現(xiàn)。

DDR6 RAM 設(shè)計(jì)挑戰(zhàn)

在大多數(shù)應(yīng)用場景中，DDR6 RAM 依賴于倒裝芯片球柵陣列封裝，以獲得更高的引腳密度以及更低的功耗。通常情況下，DDR6 存儲器接口中的控制器和接收器都鋪設(shè)在一塊 PCB 上。在 DDR6 存儲器架構(gòu)中存在著芯片級和板級的設(shè)計(jì)問題。

DDR6 存儲器總線設(shè)計(jì)中的信號完整性問題

在 DDR6 存儲器接口設(shè)計(jì)中使用的導(dǎo)體和介電材料影響著高數(shù)據(jù)速率下的信號完整性。由于介電材料吸收了來自信號線的磁能，接收端的信號強(qiáng)度可能會減弱。通道的長度限制了 DDR6 設(shè)計(jì)中的信號完整性。

為了提高電源完整性和信號完整性，需要使用短通道或低損耗的介電材料。集膚效應(yīng)的現(xiàn)象加劇了數(shù)千兆位信號傳輸?shù)男盘柌迦霌p耗。在 DDR 存儲器接口設(shè)計(jì)中，封裝和電路板中彼此相鄰的信號之間的能量耦合會造成串?dāng)_干擾。

在 DDR6 存儲器架構(gòu)中，從發(fā)送端到接收端的信號路徑上的阻抗不連續(xù)引起了信號反射損耗，并降低了接收信號的質(zhì)量。阻抗不連續(xù)是由電鍍過孔、微型過孔、信號線、BGA 球或 PCB 引起的。

關(guān)注某些設(shè)計(jì)考慮因素，以便在 DDR6 存儲器架構(gòu)中獲得更好的電源完整性和信號完整性是十分必要的。DDR6 設(shè)計(jì)要求包括潔凈的電壓供應(yīng)、最佳的工作溫度、合適的走線長度匹配、良好的終端、適當(dāng)?shù)脑O(shè)置和保持時間，以便在高速信號傳輸過程中實(shí)現(xiàn)較好的信號完整性和電源完整性。

Cadence Sigrity X 信號和電源完整性（SI/PI）解決方案用于系統(tǒng)級 SI和 PI 分析，將性能提高了 10 倍，同時保持了 Sigrity 工具一貫的精準(zhǔn)性。更提供全新的用戶體驗(yàn)，支持不同分析工作流程間的無縫過渡，可幫助設(shè)計(jì)師減少 DDR6 設(shè)計(jì)迭代，加速產(chǎn)品上市。