環(huán)旭電子前端設(shè)計與模擬自動化平臺解決方案

在傳統(tǒng)PCB開發(fā)歷程中，往往為了符合開發(fā)時程表的期程，我們發(fā)現(xiàn)Layout工程師及各個功能開發(fā)團隊，時常被要求必須在一周內(nèi)完整解決檢查報告中的每一項違規(guī)點。檢查報告中的違規(guī)點數(shù)量，以單顆CPU為例，約有三、四千個，雙CPU則經(jīng)常多達七、八千個。

由此可見，這一項要求的背后，需要的是硬體及電源開發(fā)工程師即時審查及修正。同時，也必須要有4至5名Layout工程師每天熬夜趕工，以手動進行細部修正所有的違規(guī)項目。

傳統(tǒng)PCB審查歷程的四大痛點

在時間極度壓縮的情況下，如何提升效率、增加處理時間，成為了第一要務(wù)。因此，環(huán)旭電子CIES研發(fā)團隊在累積的開發(fā)案中歸納出四大關(guān)鍵痛點，其中又以第一點最為重要。

如何提升修正Layout違規(guī)點的效率，并加快進入出圖生產(chǎn)(Gerber Out)的過程？

如何整合來自不同來源的檢查需求，減少工程師的匯整負擔(dān)？

如何統(tǒng)一各功能的檢查標(biāo)準(zhǔn)，避免人為標(biāo)準(zhǔn)的落差？

如何記憶各項檢查項目及規(guī)范細節(jié)，降低工程師每次執(zhí)行檢查的作業(yè)量？

從四大痛點中，環(huán)旭電子CIES研發(fā)團隊整合多年經(jīng)驗，設(shè)計出「前端設(shè)計與模擬自動化平臺(FEDS)」，其中自動化電路布局審查工具，將審查工具進行標(biāo)準(zhǔn)化以提高檢查效率，進一步優(yōu)化整個「PCB審查歷程」的作業(yè)效率。

解決方案 - 什么是前端設(shè)計與模擬自動化平臺(FEDS)？

前端設(shè)計與模擬自動化平臺 (FEDS) 是一套由USI環(huán)旭電子自主開發(fā)，專為提升電子產(chǎn)品設(shè)計效率與品質(zhì)而生的工具平臺。它的核心概念是將設(shè)計過程中許多重復(fù)性高、易出錯的任務(wù)自動化。從一開始的物料清單生成與檢查，到后續(xù)的電路圖、PCB布局檢查，甚至是復(fù)雜的電磁模擬，它都能提供全方位的自動化支援。不僅能大幅縮短產(chǎn)品開發(fā)周期，更能有效降低人為錯誤的發(fā)生機率。

你可以將FEDS想象成Google平臺，此平臺不僅提供電路布局審查功能，同時，它也擁有非常多樣的延伸應(yīng)用工具，例如：原物料清單(BOM)生成與檢查、線路圖檢查 (Schematic Check)、模擬仿真電性特性(RF PI Simulation)符合電性規(guī)定、RF線上協(xié)同作業(yè)(RF Matching) 包含：優(yōu)化RF特性、RF測試自動化、RF測試模擬結(jié)果比對…等等。

自動化平臺 (FEDS) 最大的差異化優(yōu)勢，就在于極度靈活的客制化能力。傳統(tǒng)的商業(yè)化EDA工具往往功能過于通用，而FEDS允許企業(yè)根據(jù)自身產(chǎn)品特性與設(shè)計流程，自行開發(fā)并整合各種檢查規(guī)則與模擬工具，能夠更精準(zhǔn)地滿足企業(yè)的需求，提升設(shè)計效率。

自動化電路布局審查

PCB開發(fā)工程師在進行電路布局審查時最需要的需求主要有四項：

常被用于檢查CPU訊號介面是否符合其規(guī)范的第三方工具。

不同平臺設(shè)計指南(PDG)對各個訊號介面的規(guī)范要求。

公司內(nèi)部各研發(fā)單位或制造部門的設(shè)計經(jīng)驗與需求。

戶研發(fā)工程師對產(chǎn)品的特殊檢查需求。

上述需求都被整合在自動化電路布局審查工具中，它具備不斷擴充功能，可建立新檢查項目并幫助工程師即時修正布線。自動檢測完成后，可輸出報告供研發(fā)工程師檢視。此外，系統(tǒng)會收集檢測數(shù)據(jù)以進行統(tǒng)計分析和設(shè)計檢討。

目前自動化電路布局審查工具有五大類，包括Routing Check, Pad and Placement及Via Check等。此外，自動化電路布局審查可針對產(chǎn)品的特殊需求，開發(fā)專利檢查項目，如：差動訊號出線對稱性檢查、避免串?dāng)_效應(yīng)的檢查，以及電源完整性優(yōu)化的接地過孔密度檢查。

1) 差動訊號出線對稱性檢查：確保差動訊號在焊墊及通孔出線時的走線對稱。

2) 避免串?dāng)_(CrossTalk)效應(yīng)：確保差動訊號的焊墊及通孔之間不被其他訊號穿越，以減少干擾。

3) 接地過孔密度檢查：此功能可在Layout工程師初步完成走線時，快速檢查電源網(wǎng)路(PDN)，提前解決電源完整性問題，大幅節(jié)省時間和資源。

導(dǎo)入成效

圖1. 透過自動化審查工具，PCB Layout開發(fā)時程的優(yōu)化比較

自動化電路布局審查工具主要可以在電路圖完成70%的布線之前，自動找出違規(guī)并修正，在整體開發(fā)過程中，可顯著發(fā)現(xiàn)兩大項的優(yōu)化成長：

1. 查找Board file上違規(guī)點的正確性與一致性

? 導(dǎo)入前: 倚賴經(jīng)驗豐富工程師，意見不一，耗時且效率低。

? 導(dǎo)入后: 自動化檢查，統(tǒng)一標(biāo)準(zhǔn)，縮短檢查及修正違規(guī)點的總時數(shù)。

2. 自動化檢查與人工檢查效率比較

? 導(dǎo)入前: 人工檢查耗時長，尤其是大型專案。

? 導(dǎo)入后: 自動化檢查速度快，大幅提升效率，可降低工程師所需的重復(fù)性工作。

從2023年的Layout專案加以分析、比較自動化與人工檢查的工時，圖2明顯可看出兩者的差距已超過十倍，甚至是百倍以上，由此可知自動化對于布局審查作業(yè)，有顯著提高效率的貢獻。

圖2. 人工檢查與自動化檢查的耗時比較

綜上所述，自動化檢測系統(tǒng)的導(dǎo)入，為企業(yè)帶來了多方面的效益：

大幅加速產(chǎn)品開發(fā)效率：縮短Layout檢查時間，加速產(chǎn)品上市時程。

提升檢查結(jié)果的一致性與可靠性：降低人為因素造成的錯誤。

自動化平臺的靈活性：能針對不同產(chǎn)品、不同制程，客制化開發(fā)所需的檢查項目。

提高產(chǎn)品品質(zhì)：及早發(fā)現(xiàn)并解決設(shè)計問題，降低產(chǎn)品瑕疵率。

展望未來，隨著產(chǎn)品設(shè)計的復(fù)雜度將持續(xù)增加，對Layout檢查的要求也將越來越高。透過自動化系統(tǒng)，企業(yè)能將工程師從繁瑣的重復(fù)性工作中解放出來，使其能夠?qū)Ｗ⒂诟邉?chuàng)新性的工作，提升效率、優(yōu)化品質(zhì)。

「前端設(shè)計與模擬自動化平臺」已然是環(huán)旭電子開發(fā)服務(wù)中不可或缺的一環(huán)。