0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

后摩爾定律時(shí)代,提升集成芯片系統(tǒng)化能力的有效途徑有哪些?

Felix分析 ? 來(lái)源:電子發(fā)燒友 ? 作者:吳子鵬 ? 2024-12-03 00:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)當(dāng)前,終端市場(chǎng)需求呈現(xiàn)多元化、智能化的發(fā)展趨勢(shì),芯片制造則已經(jīng)進(jìn)入后摩爾定律時(shí)代,這就導(dǎo)致先進(jìn)的工藝制程雖仍然是芯片性能提升的重要手段,但效果已經(jīng)不如從前,先進(jìn)封裝得到了業(yè)界的廣泛重視。


日前,由博聞創(chuàng)意會(huì)展主辦的第八屆中國(guó)系統(tǒng)級(jí)封裝大會(huì)SiP Conference China2024·蘇州站成功召開,大會(huì)演講主要圍繞 “AI/大算力應(yīng)用”“存儲(chǔ)/高速互連應(yīng)用”“新工藝及材料”三大主題。通過(guò)嘉賓的分享可以明顯感受到,在后摩爾定律時(shí)代,AI大算力應(yīng)用對(duì)芯片發(fā)展有著積極的帶動(dòng)作用,為了打造更強(qiáng)的高性能計(jì)算芯片,產(chǎn)業(yè)界從EDA、制造、封裝、存儲(chǔ)等多角度入手,全面推動(dòng)集成芯片系統(tǒng)化發(fā)展。下面,我們來(lái)分享幾個(gè)來(lái)自SiP Conference China2024·蘇州站的解決方案,幫助大家捕捉技術(shù)發(fā)展的最前沿。

系統(tǒng)級(jí)創(chuàng)新打破“四力”挑戰(zhàn)

在大會(huì)致辭環(huán)節(jié),中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)副秘書長(zhǎng)兼封測(cè)分會(huì)秘書長(zhǎng)徐冬梅表示,隨著信息技術(shù)的飛速發(fā)展,半導(dǎo)體行業(yè)迎來(lái)了前所未有的變革,特別是在后摩爾定律時(shí)代,異構(gòu)集成和先進(jìn)封裝技術(shù)已經(jīng)成為行業(yè)發(fā)展的關(guān)鍵推動(dòng)力。這些創(chuàng)新技術(shù)不僅能夠滿足高性能計(jì)算、人工智能(AI)、自動(dòng)駕駛等新興領(lǐng)域?qū)π酒阅艿臉O致追求,更為整個(gè)芯片產(chǎn)業(yè)鏈帶來(lái)了更加廣闊的市場(chǎng)空間。

談到產(chǎn)業(yè)變革,芯和半導(dǎo)體副總裁倉(cāng)巍談到了當(dāng)前AI快速發(fā)展給半導(dǎo)體產(chǎn)業(yè)帶來(lái)的一些具體挑戰(zhàn),主要是“四力”——算力、存力、運(yùn)力和電力。可以簡(jiǎn)單理解為,目前GPU等計(jì)算芯片的算力發(fā)展跟不上AI對(duì)于算力的需求,然而內(nèi)存帶寬、I/O傳輸能力、總線傳輸能力也在限制算力的輸出。此外,高性能計(jì)算芯片和大規(guī)模數(shù)據(jù)中心/智算中心消耗了巨量的電能,對(duì)電力系統(tǒng)提出了非常高的要求。

對(duì)于倉(cāng)巍談到的“四力”,產(chǎn)業(yè)界定然很有感觸,因?yàn)樗鼈兘?jīng)常被稱為“四道墻”。為了突破這“四道墻”的限制,產(chǎn)業(yè)界進(jìn)行了非常多的創(chuàng)新,比較典型的創(chuàng)新成果是英偉達(dá)公司Blackwell GB200 GPU,擁有2080億個(gè)晶體管,可提供高達(dá)20petaflops的FP4算力。在實(shí)現(xiàn)上,GB200將兩個(gè)B200和一個(gè)Grace CPU進(jìn)行配對(duì),再通過(guò)NVLink連接在一起。和H100相比,GB200的性能是其7倍,訓(xùn)練速度是其4倍,且能耗更低。

倉(cāng)巍認(rèn)為,英偉達(dá)Blackwell GB200 GPU代表著芯片公司向系統(tǒng)發(fā)展的大趨勢(shì),也證明集成芯片系統(tǒng)級(jí)創(chuàng)新是引領(lǐng)半導(dǎo)體行業(yè)克服“四力”挑戰(zhàn)的主要途徑。為了實(shí)現(xiàn)集成芯片系統(tǒng)級(jí)創(chuàng)新,高頻高速互聯(lián)技術(shù)、Chiplet異構(gòu)集成以及配套EDA工具和先進(jìn)封裝技術(shù)將成為后續(xù)芯片行業(yè)發(fā)展的主要技術(shù)趨勢(shì)。芯和半導(dǎo)體在此過(guò)程中,能夠提供端到端的多物理場(chǎng)仿真EDA,賦能AI硬件系統(tǒng)設(shè)計(jì)。

先進(jìn)封裝的技術(shù)探索

根據(jù)市場(chǎng)調(diào)研機(jī)構(gòu)TrendForce的預(yù)測(cè)數(shù)據(jù),預(yù)計(jì)2025年英偉達(dá)Blackwell GB200 GPU的出貨量將超過(guò)100萬(wàn)顆,占英偉達(dá)高端GPU芯片業(yè)務(wù)的四成。Blackwell GB200 GPU的成功也表明,基于臺(tái)積電CoWoS-S、CoWoS-L或CoWoS-R等先進(jìn)封裝技術(shù)構(gòu)建系統(tǒng)級(jí)封裝(SiP),是提升高性能計(jì)算芯片性能的有效途徑。

臺(tái)積電CoWoS-S、CoWoS-L和CoWoS-R代表著三種不同的技術(shù)類型,分別是硅中介層(Silicon Interposer)、重新布線層中介層(RDL Interposer)和結(jié)合局部硅互連和RDL中介層(Local Silicon Interconnect and RDL Interposer)。其中,硅中介層優(yōu)勢(shì)在于其精密的制造工藝和優(yōu)越的電性能,但價(jià)格昂貴;重新布線層中介層主要用于降低成本和適應(yīng)不同類型的器件連接需求;結(jié)合局部硅互連和RDL中介層則是利用上述兩者的優(yōu)點(diǎn)以實(shí)現(xiàn)更高效的封裝和連接。

翊杰科技股份有限公司執(zhí)行長(zhǎng)兼總經(jīng)理蘇進(jìn)成指出,自CoWoS問(wèn)世以來(lái),通過(guò)在緊湊的平面并排集成多個(gè)芯片,與傳統(tǒng)的多芯片模塊(MCM)相比提供了更高的集成度,為了能夠排列更多的芯片、容納更多的晶體管從而提高系統(tǒng)性能,中介層面積需要不斷擴(kuò)大。通過(guò)掩模光刻拼接技術(shù),臺(tái)積電CoWoS-S目前將硅中介層面積擴(kuò)展到相當(dāng)于三個(gè)完整掩模尺寸,最多能夠?qū)崿F(xiàn)3個(gè)SOC/芯片和8個(gè)HBM共封。

蘇進(jìn)成認(rèn)為,在打造高性能AI計(jì)算芯片方面,HBM的重要性也是不容忽視的,是突破“存儲(chǔ)墻”的有效手段。HBM為High Bandwidth Memory的縮寫,即高帶寬內(nèi)存,可提供高速、高帶寬的內(nèi)存訪問(wèn)。同時(shí),HBM采用微凸塊和TSV技術(shù),存儲(chǔ)和算力芯片信號(hào)傳輸路徑短,單引腳I/O速率較低,使HBM具備更好的內(nèi)存能效特性。

當(dāng)然,通過(guò)先進(jìn)封裝實(shí)現(xiàn)SiP封裝,技術(shù)路線并不局限于臺(tái)積電的CoWoS,比如臺(tái)積電關(guān)注的FOPLP(扇出型面板級(jí)封裝)技術(shù)未來(lái)潛力也非常大。FOPLP與扇出型晶圓級(jí)封裝(FOWLP)不同之處在于,F(xiàn)OPLP用較大的面板代替了晶圓,使用的材料、設(shè)備以及產(chǎn)品的線寬線距等存在差別。一般而言,F(xiàn)OPLP在同一工藝流程中能夠生產(chǎn)出更多的單個(gè)封裝體,在同樣面積的基板上能擺放更多的芯片,因而FOPLP具有更好的材料利用率和更低成本。

目前,F(xiàn)OPLP主要用于I/O密度低和粗線寬/線距的低端或中端應(yīng)用,F(xiàn)OWLP主要用于 I/O密度高和細(xì)線寬/線距的高端應(yīng)用。不過(guò),奕成科技 VP & CTO方立志認(rèn)為,現(xiàn)在做中低端的FOPLP就是一片紅海,做高端的FOPLP則擁有巨大的市場(chǎng)空間,是打造AI計(jì)算方案的可選路徑之一。尤其是在臺(tái)積電入局之后,高端FOPLP大有可為。

當(dāng)然,方立志強(qiáng)調(diào),F(xiàn)OPLP在高端應(yīng)用中和FOWLP競(jìng)爭(zhēng)的重點(diǎn)在于,工藝技術(shù)能力要和FOWLP相同,這樣才有競(jìng)爭(zhēng)力。

不過(guò),目前發(fā)展高端FOPLP還有非常多的挑戰(zhàn),包括芯片位移、翹曲、細(xì)線路和細(xì)間距等。在翹曲方面,由于大型面板的熱膨脹系數(shù)(CTE)差異顯著,翹曲問(wèn)題會(huì)導(dǎo)致工藝良率下降,高端AI方案的器件都非常貴,良率低是客戶無(wú)法接受的。

對(duì)于未來(lái)發(fā)展,方立志認(rèn)為,板級(jí)封裝比晶圓級(jí)封裝更有前景,呼吁更多的業(yè)者參與其中。根據(jù)奕成科技官網(wǎng)新聞,2023年12月,奕成科技高端板級(jí)系統(tǒng)級(jí)封裝項(xiàng)目順利實(shí)現(xiàn)首款產(chǎn)品量產(chǎn)交付,進(jìn)入產(chǎn)能爬坡的關(guān)鍵階段。

結(jié)語(yǔ)

不難看出,面對(duì)終端領(lǐng)域的高性能、多元化、智能化的需求,系統(tǒng)級(jí)創(chuàng)新已經(jīng)成為關(guān)鍵手段,當(dāng)前晶圓級(jí)封裝由于在高端市場(chǎng)的技術(shù)領(lǐng)先優(yōu)勢(shì),牢牢把控著市場(chǎng),英偉達(dá)Blackwell GB200 GPU的成功也說(shuō)明了這一點(diǎn)。不過(guò),通過(guò)怎樣的先進(jìn)封裝技術(shù)實(shí)現(xiàn)SiP封裝,技術(shù)路線并不是固定的,F(xiàn)OPLP后續(xù)的潛力是巨大的。當(dāng)然要想打造更好的系統(tǒng),EDA工具、存儲(chǔ)、高帶寬技術(shù)和材料技術(shù)也要跟上,SiP Conference China2024·蘇州站也有非常多的嘉賓談到了這些方面的創(chuàng)新。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 摩爾定律
    +關(guān)注

    關(guān)注

    4

    文章

    639

    瀏覽量

    79818
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    跨越摩爾定律,新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則

    。 然而,隨著摩爾定律逼近物理極限,傳統(tǒng)掩模設(shè)計(jì)方法面臨巨大挑戰(zhàn),以2nm制程為例,掩膜版上的每個(gè)圖形特征尺寸僅為頭發(fā)絲直徑的五萬(wàn)分之一,任何微小誤差都可能導(dǎo)致芯片失效。對(duì)此,新思科技(Synopsys)推出制造解決方案,尤其是
    的頭像 發(fā)表于 05-16 09:36 ?4254次閱讀
    跨越<b class='flag-5'>摩爾定律</b>,新思科技掩膜方案憑何改寫3nm以下<b class='flag-5'>芯片</b>游戲規(guī)則

    電力電子中的“摩爾定律”(1)

    本文是第二屆電力電子科普征文大賽的獲獎(jiǎng)作品,來(lái)自上??萍即髮W(xué)劉賾源的投稿。著名的摩爾定律中指出,集成電路每過(guò)一定時(shí)間就會(huì)性能翻倍,成本減半。那么電力電子當(dāng)中是否也存在著摩爾定律呢?1965年,英特爾
    的頭像 發(fā)表于 05-10 08:32 ?215次閱讀
    電力電子中的“<b class='flag-5'>摩爾定律</b>”(1)

    玻璃基板在芯片封裝中的應(yīng)用

    集成電路誕生以來(lái),摩爾定律一直是其發(fā)展的核心驅(qū)動(dòng)力。根據(jù)摩爾定律,集成電路單位面積上的晶體管數(shù)量每18到24個(gè)月翻一番,性能也隨之提升。然
    的頭像 發(fā)表于 04-23 11:53 ?753次閱讀
    玻璃基板在<b class='flag-5'>芯片</b>封裝中的應(yīng)用

    系統(tǒng)化EMC設(shè)計(jì)提升專業(yè)能力

    研發(fā)周期因反復(fù)整改EMC問(wèn)題被無(wú)限拉長(zhǎng);測(cè)試認(rèn)證屢屢失敗,市場(chǎng)準(zhǔn)入成本陡增;書本理論與工程實(shí)踐脫節(jié),缺乏系統(tǒng)化設(shè)計(jì)思維;企業(yè)EMC體系缺失,研發(fā)流程依賴“試錯(cuò)法”…
    的頭像 發(fā)表于 04-15 15:48 ?280次閱讀
    <b class='flag-5'>系統(tǒng)化</b>EMC設(shè)計(jì)<b class='flag-5'>提升</b>專業(yè)<b class='flag-5'>能力</b>

    瑞沃微先進(jìn)封裝:突破摩爾定律枷鎖,助力半導(dǎo)體新飛躍

    在半導(dǎo)體行業(yè)的發(fā)展歷程中,技術(shù)創(chuàng)新始終是推動(dòng)行業(yè)前進(jìn)的核心動(dòng)力。深圳瑞沃微半導(dǎo)體憑借其先進(jìn)封裝技術(shù),用強(qiáng)大的實(shí)力和創(chuàng)新理念,立志將半導(dǎo)體行業(yè)邁向新的高度。 回溯半導(dǎo)體行業(yè)的發(fā)展軌跡,摩爾定律無(wú)疑是一個(gè)重要的里程碑
    的頭像 發(fā)表于 03-17 11:33 ?407次閱讀
    瑞沃微先進(jìn)封裝:突破<b class='flag-5'>摩爾定律</b>枷鎖,助力半導(dǎo)體新飛躍

    中服云工業(yè)物聯(lián)網(wǎng)平臺(tái)引入DeepSeek,全方位提升智能能力

    在數(shù)字浪潮的強(qiáng)勁推動(dòng)下,工業(yè)物聯(lián)網(wǎng)領(lǐng)域正處于持續(xù)創(chuàng)新的關(guān)鍵時(shí)期,不斷尋求提升智能水平的有效途徑。中服云工業(yè)物聯(lián)網(wǎng)平臺(tái)作為該領(lǐng)域的重要參與者,憑借敏銳的市場(chǎng)洞察力,積極引入先進(jìn)的人
    的頭像 發(fā)表于 03-04 14:19 ?292次閱讀

    混合鍵合中的銅連接:或成摩爾定律救星

    混合鍵合3D芯片技術(shù)將拯救摩爾定律。 為了繼續(xù)縮小電路尺寸,芯片制造商正在爭(zhēng)奪每一納米的空間。但在未來(lái)5年里,一項(xiàng)涉及幾百乃至幾千納米的更大尺度的技術(shù)可能同樣重要。 這項(xiàng)技術(shù)被稱為“混合鍵合”,可以
    的頭像 發(fā)表于 02-09 09:21 ?596次閱讀
    混合鍵合中的銅連接:或成<b class='flag-5'>摩爾定律</b>救星

    石墨烯互連技術(shù):延續(xù)摩爾定律的新希望

    半導(dǎo)體行業(yè)長(zhǎng)期秉持的摩爾定律(該定律規(guī)定芯片上的晶體管密度大約每?jī)赡陸?yīng)翻一番)越來(lái)越難以維持??s小晶體管及其間互連的能力正遭遇一些基本的物理限制。特別是,當(dāng)銅互連按比例縮小時(shí),其電阻率
    的頭像 發(fā)表于 01-09 11:34 ?542次閱讀

    摩爾定律是什么 影響了我們哪些方面

    摩爾定律是由英特爾公司創(chuàng)始人戈登·摩爾提出的,它揭示了集成電路上可容納的晶體管數(shù)量大約每18-24個(gè)月增加一倍的趨勢(shì)。該定律不僅推動(dòng)了計(jì)算機(jī)硬件的快速發(fā)展,也對(duì)多個(gè)領(lǐng)域產(chǎn)生了深遠(yuǎn)影響。
    的頭像 發(fā)表于 01-07 18:31 ?1302次閱讀

    SiP封裝產(chǎn)品錫膏植球工藝

    芯片的發(fā)展也從一味的追求功耗下降及性能提升摩爾定律)轉(zhuǎn)向更加務(wù)實(shí)的滿足市場(chǎng)的需求(超越摩爾定律)。為了讓芯片效能最大化、封裝
    的頭像 發(fā)表于 12-23 11:57 ?875次閱讀
    SiP封裝產(chǎn)品錫膏植球工藝

    異構(gòu)集成封裝類型詳解

    隨著摩爾定律的放緩,半導(dǎo)體行業(yè)越來(lái)越多地采用芯片設(shè)計(jì)和異構(gòu)集成封裝來(lái)繼續(xù)推動(dòng)性能的提高。這種方法是將大型硅芯片分割成多個(gè)較小的芯片,分別進(jìn)行
    的頭像 發(fā)表于 11-05 11:00 ?1300次閱讀
    異構(gòu)<b class='flag-5'>集成</b>封裝類型詳解

    單個(gè)芯片性能提升有效途徑

    隨著半導(dǎo)體制程不斷逼近物理極限,越來(lái)越多的芯片廠商為了提升芯片性能和效率開始使用Chiplet技術(shù),將多個(gè)滿足特定功能的芯粒單元通過(guò)Die-to-Die互聯(lián)技術(shù)與底層基礎(chǔ)芯片封裝在一起
    的頭像 發(fā)表于 10-23 15:36 ?1376次閱讀
    單個(gè)<b class='flag-5'>芯片</b>性能<b class='flag-5'>提升</b>的<b class='flag-5'>有效途徑</b>

    聚焦EDA AI和3D IC等創(chuàng)新技術(shù),西門子EDA全面賦能系統(tǒng)級(jí)創(chuàng)新

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)時(shí)至今日,摩爾定律依然在引領(lǐng)全球半導(dǎo)體產(chǎn)業(yè)的發(fā)展。然而,就連英特爾公司都承認(rèn),摩爾定律放緩了。在后摩爾定律時(shí)代,由于數(shù)據(jù)規(guī)模暴漲,終端應(yīng)用對(duì)
    的頭像 發(fā)表于 09-25 00:05 ?3571次閱讀
    聚焦EDA AI和3D IC等創(chuàng)新技術(shù),西門子EDA全面賦能<b class='flag-5'>系統(tǒng)</b>級(jí)創(chuàng)新

    高算力AI芯片主張“超越摩爾”,Chiplet與先進(jìn)封裝技術(shù)迎百家爭(zhēng)鳴時(shí)代

    越來(lái)越差。在這種情況下,超越摩爾逐漸成為打造高算力芯片的主流技術(shù)。 ? 超越摩爾摩爾定律時(shí)代
    的頭像 發(fā)表于 09-04 01:16 ?4143次閱讀
    高算力AI<b class='flag-5'>芯片</b>主張“超越<b class='flag-5'>摩爾</b>”,Chiplet與先進(jìn)封裝技術(shù)迎百家爭(zhēng)鳴<b class='flag-5'>時(shí)代</b>

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品