從發(fā)展歷史、研究進(jìn)展和前景預(yù)測三個(gè)方面對(duì)混合鍵合(HB)技術(shù)進(jìn)行分析

摘要:

隨著半導(dǎo)體技術(shù)的發(fā)展，傳統(tǒng)倒裝焊( FC) 鍵合已難以滿足高密度、高可靠性的三維( 3D) 互連技術(shù)的需求?；旌湘I合( HB) 技術(shù)是一種先進(jìn)的3D 堆疊封裝技術(shù)，可以實(shí)現(xiàn)焊盤直徑≤1 μm、無凸點(diǎn)的永久鍵合。闡述了HB 技術(shù)的發(fā)展歷史、研究進(jìn)展并預(yù)測了發(fā)展前景。目前HB 技術(shù)的焊盤直徑/節(jié)距已達(dá)到0.75 μm /1. 5 μm，熱門研究方向包括銅凹陷、圓片翹曲、鍵合精度及現(xiàn)有設(shè)備兼容等，未來將突破更小的焊盤直徑/節(jié)距。HB 技術(shù)將對(duì)后摩爾時(shí)代封裝技術(shù)的發(fā)展起到變革性作用，在未來的高密度、高可靠性異質(zhì)異構(gòu)集成中發(fā)揮重要的作用。

0 引言

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，各類集成電路的功能也日益多樣化，居家辦公、人工智能( AI)、汽車電子等應(yīng)用促使集成電路向著高性能、高集成度、高可靠性的方向發(fā)展。由于半導(dǎo)體摩爾定律逐漸逼近極限，前道芯片制造已經(jīng)逐漸達(dá)到技術(shù)升級(jí)的瓶頸，很難在保持成本不變的情況下增加單位面積的晶體管數(shù)量，因此，國際上逐漸開始重視先進(jìn)封裝技術(shù)，以求通過后道的高密度互連技術(shù)突破摩爾定律的極限，例如芯粒技術(shù)［1－3］、二維半( 2. 5D) 轉(zhuǎn)接板技術(shù)［4－6］、三維( 3D) 堆疊技術(shù)等［7－9］。目前的3D 堆疊技術(shù)需要大規(guī)模使用硅通孔( TSV) 和球柵陣列倒裝焊( FC-BGA) 技術(shù)，過多的通孔與焊球結(jié)構(gòu)影響集成電路的可靠性，例如焊料、底填膠、TSV 中的空洞在復(fù)雜的工作環(huán)境下都將成為致命的缺陷。此外，3D 堆疊焊球/焊柱的尺寸最小只能達(dá)到20 ～ 50 μm，很大程度地限制了互連密度的提高［10］。因此，開發(fā)高密度、高可靠性的3D 堆疊技術(shù)成為先進(jìn)封裝技術(shù)領(lǐng)域內(nèi)的熱門方向

2016 年，混合鍵合( HB) 技術(shù)首次應(yīng)用于圖像傳感器的大批量加工［11］。HB 技術(shù)是將Cu /SiO2打磨出極其光滑的表面，當(dāng)表面足夠光滑時(shí)，不同界面之間將會(huì)產(chǎn)生范德華力，稍微施加壓力或高溫，就可以實(shí)現(xiàn)永久鍵合，Cu-Cu、SiO2-SiO2、Cu-SiO2界面之間都可以同時(shí)鍵合，故稱為混合鍵合。

HB 技術(shù)是一種能夠?qū)崿F(xiàn)微米級(jí)、無凸點(diǎn)的互連技術(shù)，研究焦點(diǎn)集中于低粗糙度的磨平方法、高精度的對(duì)準(zhǔn)方法、晶圓翹曲的控制方法和銅焊盤凹陷的控制方法等［12－14］，目前，該技術(shù)鍵合精度的極限可以達(dá)到1 μm 以下，已經(jīng)實(shí)現(xiàn)量產(chǎn)的HB 技術(shù)將焊盤直徑控制在10 μm 左右，因?yàn)榍暗谰A廠所制備的銅焊盤直徑仍然在10 μm 以上，10 μm 的HB 技術(shù)可以恰好將不同芯片的銅焊盤進(jìn)行互連，較扇出工藝省去了再布線、植球、倒裝、底填等步驟，是目前先進(jìn)封裝的核心鍵合技術(shù)之一［15－17］。對(duì)HB 技術(shù)的開發(fā)已經(jīng)受到了半導(dǎo)體廠商的廣泛關(guān)注，該技術(shù)的實(shí)現(xiàn)不僅對(duì)高密度、高可靠封裝生產(chǎn)線建立具有促進(jìn)作用，而且極大地促進(jìn)了前后道工藝的融合，HB 技術(shù)將成為實(shí)現(xiàn)高端封裝的重要手段之一。

本文將從發(fā)展歷史、研究進(jìn)展和前景預(yù)測三個(gè)方面對(duì)HB 技術(shù)進(jìn)行總結(jié)與分析，為封裝技術(shù)未來向高密度、高可靠性方向的發(fā)展提供新的思路。

1 HB技術(shù)的發(fā)展

HB 技術(shù)是在倒裝焊( FC) 技術(shù)的基礎(chǔ)上發(fā)展起來的新一代3D 鍵合技術(shù)。目前大多數(shù)先進(jìn)3D堆疊芯片采用的是TSV 轉(zhuǎn)接板+倒裝微凸點(diǎn)的工藝，例如芯片－轉(zhuǎn)接板－基板( CoWoS) 、有源轉(zhuǎn)接板( Foveros) 、嵌入式多芯片互連橋接( EMIB)等工藝，均使用TSV 作為3D互連的手段，一個(gè)芯片的電信號(hào)經(jīng)過TSV 傳輸后需要經(jīng)過扇出再布線、倒裝微凸點(diǎn)進(jìn)入到另一個(gè)芯片。圖1 為2. 5D/3D封裝結(jié)構(gòu)示意圖，圖中右上方多層堆疊的存儲(chǔ)器之間采用的是3D 堆疊技術(shù)，利用TSV 實(shí)現(xiàn)了多個(gè)有源芯片在縱向空間上的互連，而多層存儲(chǔ)器與處理器之間的互連則是采用2. 5D 堆疊技術(shù)，它是將電信號(hào)通過TSV 由存儲(chǔ)器－轉(zhuǎn)接板－印制電路板( PCB) －轉(zhuǎn)接板－處理器的路徑進(jìn)行傳輸，相當(dāng)于縱向跨越了多個(gè)平面的2D 傳輸路徑，并不是真正意義上的3D 互連，所以稱之為2. 5D 堆疊技術(shù)。在3D 堆疊技術(shù)中會(huì)用到大量的TSV 路徑，它利用多次離子刻蝕技術(shù)獲得深寬比為10 ∶ 1 以上的通孔，然后將銅電鍍填充進(jìn)入通孔中，再減薄硅片獲得填滿銅的TSV 通孔，制備TSV 的過程十分困難，需要不斷地重復(fù)刻蝕、制備鈍化層、濺射種子層、電鍍等步驟，目前國內(nèi)的TSV 技術(shù)很難實(shí)現(xiàn)完美的縱向銅柱。此外，TSV 后通常要進(jìn)行倒裝回流焊，將銅柱末端與另一個(gè)芯片的銅布線相連，而FC 工藝的植球、底填過程復(fù)雜，結(jié)合力差，易出現(xiàn)虛焊、空洞等缺陷，如果3D 結(jié)構(gòu)過于復(fù)雜，使用傳統(tǒng)的FC 工藝會(huì)事倍功半。

目前業(yè)界廣泛使用的3D 堆疊是晶圓級(jí)TSV扇出3D 堆疊［18－20］，圖2 是硅通孔和扇出布線3D 堆疊工藝流程圖，首先在填Cu 的TSV 盲孔芯片上表面制備出扇出再布線、凸點(diǎn)下焊盤( UBM) 和微凸點(diǎn)，用于與上方芯片的互連; 然后減薄芯片將TSV 下端露頭; 最后在芯片下表面制備出UBM 用于與下方芯片的互連。由于整個(gè)TSV 打通的過程在前道布線( FEOL) 和后道布線( BEOL) 的流程之間，所以稱為中通孔流程。這種工藝仍然依賴倒裝回流焊實(shí)現(xiàn)各個(gè)芯片之間的互連，微凸點(diǎn)焊球與TSV 末端需要通過再布線和UBM 實(shí)現(xiàn)互連。這種傳統(tǒng)3D 堆疊的優(yōu)點(diǎn)是互連均在百微米級(jí)別完成，可以使用成熟的FC 工藝，成本低，但缺點(diǎn)是每一層互連都要經(jīng)歷再布線，工藝復(fù)雜，界面數(shù)量過多，分層失效發(fā)生的可能性較大，失效的概率會(huì)隨著堆疊層數(shù)的增加而成倍增長，在可靠性上限制了3D 堆疊的層數(shù)。

為了徹底避開TSV 和FC 工藝的繁瑣，HB 技術(shù)應(yīng)運(yùn)而生。HB 始于SiO2-SiO2界面的直接鍵合，最初將硅晶圓背面SiO2與有大馬士革布線的硅晶圓正面SiO2磨平后壓合到一起，制備了TSV 后在上方進(jìn)行大馬士革布線，這個(gè)過程也被稱為TSV先通孔工藝。如圖3 ( a) 所示，TSV 先通孔工藝可以省略FC 工藝的植球、回流、底填等步驟，相對(duì)更加高效，但依然要讓銅穿過硅片，對(duì)上下晶圓的大馬士革布線進(jìn)行互連，該工藝同樣離不開TSV技術(shù)。

在直接鍵合概念提出后不久，便衍生出了HB技術(shù)，該技術(shù)在SiO2界面鍵合之前進(jìn)行大馬士革布線，將Cu 焊盤和SiO2共存的異質(zhì)界面磨平后面對(duì)面鍵合，徹底省略了TSV 工藝。HB 是通過分子間作用力( 范德華力) 實(shí)現(xiàn)的，通常使用化學(xué)機(jī)械拋光( CMP) 對(duì)大馬士革布線層進(jìn)行表面處理，CMP 過程還可以減少Cu 線路腐蝕和Cu 凹陷。當(dāng)Cu 和SiO2的光滑界面相互接觸時(shí)，Cu 和SiO2的原子/分子會(huì)形成牢固的范德華力，這個(gè)過程在熱力學(xué)上是自發(fā)的，所以并不需要額外施加能量來驅(qū)動(dòng)鍵合，此外，由于Cu 和SiO2原子/分子鍵合的機(jī)理相同，理論上可以實(shí)現(xiàn)Cu-Cu、SiO2-SiO2、Cu-SiO2三種界面的同步鍵合。如圖3 ( b) 所示，為了增強(qiáng)表面結(jié)合力，通常需要增加等離子體活化工序，然后再通過高精度的倒裝熱壓工序，實(shí)現(xiàn)多界面之間的混合鍵合［21－22］。

HB 技術(shù)的優(yōu)點(diǎn)是簡化了3D 堆疊的布線層，與含有TSV 的3D 堆疊技術(shù)相比，HB 技術(shù)可以直接省略再布線，甚至部分FEOL，使設(shè)計(jì)難度降低，并且避免再布線和倒裝回流焊可提高可靠性。HB 的光刻鍍銅可以實(shí)現(xiàn)與前道工藝一樣的線寬和節(jié)距，即可以直接用于互連直徑小于10 μm 的焊盤，遠(yuǎn)低于百微米級(jí)或毫米級(jí)的植球直徑，從而可以大大增加封裝堆疊時(shí)互連的密度，同時(shí)整個(gè)過程是全固態(tài)過程，不涉及任何金屬的熔融，可以避免焊料橋連和空洞的形成，將有效提高電子器件的可靠性。該方法徹底省略了目前晶圓級(jí)封裝常用的扇出及FC 工藝，不借助任何橋芯片的設(shè)計(jì)，屬于真正意義上的3D 堆疊封裝技術(shù)。由于HB 工藝的鍍銅步驟通常采用前道晶圓制造的大馬士革鍍銅法［23］，鍵合步驟又采用后道的FC 焊設(shè)備，這使前后道的界限變得模糊，可以帶動(dòng)晶圓制造和封裝技術(shù)的共同進(jìn)步。然而，HB技術(shù)的缺點(diǎn)是需要依賴于昂貴的高精度磨平和對(duì)準(zhǔn)設(shè)備，目前磨平需要依靠CMP 機(jī)，很少在后道封裝廠中使用，對(duì)準(zhǔn)依靠高精度貼片機(jī)，需要在現(xiàn)有成熟的FC 產(chǎn)線上進(jìn)行升級(jí)。

2 HB技術(shù)的研究進(jìn)展

目前國際大型的垂直整合制造廠、晶圓廠、封測廠都在大力開發(fā)HB 技術(shù)［24］，最前沿的晶圓級(jí)堆疊( WoW) 和片上系統(tǒng)( SoC) 中也逐漸出現(xiàn)了HB 技術(shù)的身影。具體的應(yīng)用有CMOS 圖像傳感器、3D NAND 存儲(chǔ)器等。近年也有諸多學(xué)術(shù)成果表明HB 技術(shù)取得了較大的進(jìn)步。

2018 年，Y. Kagawa 等人［25］將HB 技術(shù)應(yīng)用于CMOS 圖像傳感器，該工作優(yōu)化了CMP 磨平工藝，如圖4 所示，相比于傳統(tǒng)CMP 后焊盤會(huì)產(chǎn)生凹陷，優(yōu)化后的CMP 工藝會(huì)保留少量焊盤凸出，實(shí)驗(yàn)證明該方法有助于增強(qiáng)HB 技術(shù)的魯棒性。最終，通過該方法獲得了直徑4 μm 焊盤的HB 互連，并且通過175 ℃、1 000 h 的煅燒，傳感器依然未發(fā)生界面電阻偏移，證明界面可靠性較強(qiáng)。

2020 年，L. Arnaud 等人［26］詳細(xì)描述了HB 技術(shù)的原理和產(chǎn)品質(zhì)量檢測方法，并將HB 技術(shù)與TSV 技術(shù)進(jìn)行了聯(lián)用。該工作詳細(xì)介紹了HB 技術(shù)中最關(guān)鍵的兩點(diǎn)———磨平與對(duì)準(zhǔn)，給出了明確的設(shè)備型號(hào)、粗糙度檢驗(yàn)方法和標(biāo)準(zhǔn)、不重合度檢驗(yàn)方法及標(biāo)準(zhǔn)等實(shí)用性信息。對(duì)于磨平技術(shù)，該工作使用了原子力顯微鏡( AFM) 來表征界面的光滑程度，如圖5［26］所示，可根據(jù)像素顏色深度曲線的數(shù)學(xué)特征擬合出均方根( RMS) 波動(dòng)值，發(fā)現(xiàn)當(dāng)1 μm×1 μm 表面粗糙度RMS＜0. 5 nm 時(shí)，便會(huì)提供足夠大的黏附能。

對(duì)于對(duì)準(zhǔn)技術(shù)，該工作使用的是晶圓對(duì)晶圓( W2W) 的鍵合設(shè)備，晶圓上的布線采用了典型的大馬士革鍍銅工藝。圖6［26］是采用HB 工藝后晶圓樣品截面的掃描電子顯微鏡( SEM) 圖像。SEM圖像表明，上下晶圓沒有完美地對(duì)齊，Cu 焊盤之間會(huì)有少量的錯(cuò)位，這種錯(cuò)位是難以避免的。對(duì)于上下晶圓不重合度的檢測方法，可使用設(shè)備自帶的偏移檢測系統(tǒng)進(jìn)行發(fā)射紅外光譜檢測，可以獲得如圖7［26］所示的晶圓未對(duì)準(zhǔn)矢量圖，當(dāng)平移量均值＜200 nm、3σ 殘差＜100 nm，即可初步斷定上下晶圓對(duì)準(zhǔn)精度較高。通過先進(jìn)的磨平和對(duì)準(zhǔn)技術(shù)，該工作實(shí)現(xiàn)了焊盤直徑0. 75～2 μm、節(jié)距1. 5 ～ 4 μm大馬士革焊盤的精準(zhǔn)互連。

2020 年，H. M. Ji 等人［27］報(bào)道了一種相似的HB 工藝，給出了HB技術(shù)的詳細(xì)流程。圖8［27］為該工藝流程示意圖，其中步驟a～ f 是大馬士革鍍銅工藝; 步驟g 為CMP 工藝，使晶圓表面同時(shí)暴露出平整的Cu 和SiO2界面; 步驟h 和i 為對(duì)準(zhǔn)和鍵合，鍵合過程在常溫常壓下進(jìn)行，鍵合后會(huì)在300～400 ℃下退火，使鍵合更加牢固。該工作實(shí)現(xiàn)了直徑1 μm 焊盤的高精度互連，平移量達(dá)到100nm 以內(nèi)。

此外，上述工作還詳細(xì)研究了HB 技術(shù)界面開裂現(xiàn)象的形成機(jī)理，如圖9［27］所示，通過SEM 截面圖發(fā)現(xiàn)，與Cu-Cu 界面相鄰的SiO2-SiO2界面產(chǎn)生了未鍵合區(qū)，經(jīng)分析，鍵合過程中產(chǎn)生了剝離應(yīng)力，導(dǎo)致了SiO2-SiO2界面的剝離。通過ANSYS 熱仿真研究了熱應(yīng)力與銅凹陷、退火溫度、焊盤節(jié)距等因素之間的關(guān)系，發(fā)現(xiàn)適當(dāng)?shù)暮副P凹陷、較低的退火溫度、適當(dāng)放大節(jié)距都有助于減小應(yīng)力，減少界面開裂的現(xiàn)象。然而，該工作仍然局限于W2W混合鍵合的研究，未能給出更適合后道封裝廠的工藝路線。

2018 年，G. L. Gao 等人［28］提出了芯片對(duì)晶圓( D2W) 的HB技術(shù)，D2W-HB 又被稱為直接鍵合互連( DBI) ，因?yàn)榭梢造`活地操控單個(gè)芯片精準(zhǔn)鍵合到下方晶圓上的某個(gè)位置，組成微系統(tǒng)，然后有選擇性地切割下方晶圓，更加適用于當(dāng)前熱門的系統(tǒng)級(jí)封裝( SiP) 和芯粒封裝( Chiplet) 。該工作給出了D2W 相比于W2W 的最大難點(diǎn)，即已磨平晶圓的劃片工藝。相較于一個(gè)完整晶圓的鍵合，使用封裝廠常規(guī)的金剛刀劃片工藝切割的過程會(huì)引入邊緣破損、硅渣飛濺等現(xiàn)象，造成劃片后芯片表面粗糙度增加。該工作提出了一種表面涂覆保護(hù)層的劃片方法，可減小硅渣對(duì)粗糙度的影響，劃片后再通過濕法工序去除保護(hù)層，即可進(jìn)行D2W 鍵合。圖10［28］所示為采用D2W-HB 技術(shù)獲得的堆疊樣品，最終實(shí)現(xiàn)了堆疊芯片通過D2W 鍵合到8 英寸( 1 英寸= 2. 54cm) 晶圓上。然而該工作依然需要對(duì)樣品整體進(jìn)行高溫煅燒來增強(qiáng)可靠性，未能實(shí)現(xiàn)HB 機(jī)理所期待的低溫鍵合。

2020 年，G. L. Gao 等人［29］在原有工作的基礎(chǔ)上更新了HB 技術(shù)，該工作展示了D2W-HB 的工藝路線，并實(shí)現(xiàn)了全程低溫操作。文中明確列舉了低溫D2W-HB 技術(shù)相對(duì)于高溫W2W-HB 的優(yōu)勢: 設(shè)備成本低，不用加熱或提供惰性氣氛; 安全性高，不用額外加壓; 無需擔(dān)心氧化，鍵合時(shí)會(huì)自動(dòng)形成密封環(huán)境。

此外，該工作利用傳統(tǒng)FC 工藝的設(shè)備進(jìn)行對(duì)準(zhǔn)和鍵合，大大提高了HB 技術(shù)與舊產(chǎn)線的兼容性。該工作的結(jié)果表明，Cu 焊盤設(shè)計(jì)需要結(jié)合設(shè)備能力，Cu 焊盤的直徑至少為對(duì)準(zhǔn)精度的5 倍。經(jīng)過HB 工藝后的產(chǎn)品經(jīng)過充分的可靠性測試，良率＞95%，使用B. Lee 等人［30］報(bào)道的分析方法，并結(jié)合AFM 驗(yàn)證了工藝過程中翹曲和平整度的可控性，樣品的截面SEM 圖像如圖11［29］所示，實(shí)現(xiàn)了直徑為15 μm 焊盤的高精度HB，雖然該工作的焊盤直徑遠(yuǎn)大于常規(guī)W2W-HB 中的直徑，但實(shí)現(xiàn)了與傳統(tǒng)封裝FC 設(shè)備的兼容，對(duì)于降低設(shè)備成本意義重大。

2020 年，M. F. Chen 等人［31］報(bào)道了一項(xiàng)低溫集成芯片系統(tǒng)( LT-SoIC) 技術(shù)。該技術(shù)與D2DHB技術(shù)采用了相同的鍵合機(jī)理，采用全程低溫的工藝流程保證了存儲(chǔ)器芯片不受高溫影響。該工作還搭配TSV 技術(shù)對(duì)芯片進(jìn)行了減薄，如圖12［31］所示，最終獲得了12 層芯片每層最薄25 μm 的D2D堆疊鍵合，與傳統(tǒng)的焊球熱壓焊相比，12 層堆疊存儲(chǔ)器芯片的厚度降低至原來的36%，信號(hào)帶寬增加至原來的1. 28 倍，功耗降低至原來的81%。該工作是HB 技術(shù)在高帶寬存儲(chǔ)器(HBM) 芯片中的一項(xiàng)重大突破。

由于工藝能力的限制，很多封裝廠無法復(fù)現(xiàn)大馬士革、CMP、高精度對(duì)準(zhǔn)等工藝，故需要開發(fā)成本低、效率高的折中方案。X. Y. Shi 等人［32］巧妙地避開高成本的CMP 工藝，制備較長的微凸點(diǎn)，再涂覆粘結(jié)劑，利用可擠壓的粘結(jié)劑代替剛性的SiO2介電層，鍵合時(shí)在Cu 微凸點(diǎn)界面之間進(jìn)行直接鍵合，而粘結(jié)劑被擠壓到微凸點(diǎn)的平面進(jìn)行粘合，該工作使用的粘結(jié)劑為苯并環(huán)丁烯( BCB) ，其工藝流程和結(jié)構(gòu)示意圖如圖13［32］所示。圖13( a) 的工藝流程中，步驟a 和g 為制備鋁再布線，步驟b 和h 為分布TiW/Cu 種子層，步驟c 和i 為光刻膠顯影，步驟d 為電鍍Cu-Sn，步驟j 為電鍍Cu，步驟e 和k 為刻蝕TiW/Cu，步驟f 為涂覆并顯影BCB，步驟l 為鍵合。這種工藝不需要制備極其光滑的表面，相對(duì)易實(shí)現(xiàn)。產(chǎn)品要求也不十分苛刻，線寬和節(jié)距可以增加到約50 μm。然而，該方法光刻后容易產(chǎn)生梯形區(qū)域，擠壓后梯形區(qū)域的應(yīng)力易導(dǎo)致BCB 與SiO2之間產(chǎn)生縫隙，而且該工作依然借助含Sn 焊料進(jìn)行鍵合，與常規(guī)HB 技術(shù)的機(jī)理并不相同。

為了實(shí)現(xiàn)低成本且不借助焊料的焊接，2020年，F(xiàn). Roustaie 等人［33］報(bào)道了一種納米線焊盤室溫鍵合的技術(shù)，納米線生長本屬于材料科學(xué)領(lǐng)域較成熟的研究方向，但與微電子領(lǐng)域碰撞后激發(fā)出了更新穎的方法，該技術(shù)雖然無法省略底填膠，但初步省略了焊盤與焊盤之間的焊料，圖14［33］為電化學(xué)沉積工藝制備納米線工藝流程及納米線焊盤SEM圖，此項(xiàng)工作利用泡沫臨時(shí)模板電化學(xué)沉積生長出密集的納米線，通過室溫加壓，即可實(shí)現(xiàn)納米線的永久鍵合。圖14 ( a) 中，首先進(jìn)行光刻和電鍍種子層，接著借助泡沫模板電鍍生長納米線，最后洗去泡沫模板形成納米線。該技術(shù)不需要磨平，設(shè)備成本較低，但封裝廠想要普及該技術(shù)則需要大力開發(fā)適合潔凈間的納米線制造技術(shù)。

綜合上述應(yīng)用實(shí)例，目前焊盤直徑最小已經(jīng)可以達(dá)到0. 75 μm ( 節(jié)距1. 5 μm) ，下一代HB 技術(shù)將突破更小的焊盤直徑/節(jié)距。文獻(xiàn)［29］ 與［31］ 的工作真正實(shí)現(xiàn)了D2W和D2D 的低溫混合鍵合，缺陷較少，單顆芯片的組裝與封裝廠設(shè)備兼容性高，對(duì)于高產(chǎn)量先進(jìn)封裝工藝的開發(fā)更具有可行性。

3 結(jié)語

HB 技術(shù)作為一種前沿的封裝鍵合技術(shù)，已經(jīng)在先進(jìn)封裝領(lǐng)域占據(jù)一席之地，在對(duì)準(zhǔn)精度、布線尺寸、鍵合機(jī)理、可靠性等方面均遠(yuǎn)優(yōu)于FC 技術(shù)，有望借助高密度、高可靠的優(yōu)勢逐步占領(lǐng)半導(dǎo)體封裝市場，銅凹陷、圓片翹曲、鍵合精度等方面已經(jīng)成為HB 技術(shù)的熱門研究方向。為了保證良率與可靠性，量產(chǎn)的HB 焊盤的直徑/節(jié)距最小維持在5 μm/10 μm。

雖然HB 技術(shù)有較高的應(yīng)用價(jià)值，但這項(xiàng)技術(shù)尚未成熟，當(dāng)前面臨的挑戰(zhàn)主要有三方面。一是設(shè)備方面，目前大多數(shù)HB 技術(shù)仍然局限于W2W 形式的鍵合，需要大量應(yīng)用前道晶圓廠的昂貴設(shè)備。而單芯片HB 多以D2W 的形式為主，很少發(fā)現(xiàn)D2D的芯片，這與缺乏無損劃片設(shè)備、自動(dòng)化運(yùn)輸設(shè)備，芯片級(jí)FC 設(shè)備能力落后等因素有較大關(guān)系。二是工藝方面，大多數(shù)HB 技術(shù)通常需要進(jìn)行高溫退火處理，很難全程保證低溫的工藝條件，真正低溫HB 鍵合的魯棒性有待進(jìn)一步驗(yàn)證。三是環(huán)境方面，封裝廠與晶圓廠的環(huán)境有一定的差異，封裝產(chǎn)線的空氣潔凈度、操作無氧程度、密封程度都與晶圓制造產(chǎn)線有較大差距，在傳統(tǒng)封裝廠實(shí)現(xiàn)HB 技術(shù)必須建設(shè)相應(yīng)的操作環(huán)境。

HB 技術(shù)的大規(guī)模應(yīng)用會(huì)使集成電路產(chǎn)線更加集中，使前道晶圓廠和后道封裝廠的界限變得更加模糊，協(xié)同創(chuàng)新將成為HB 技術(shù)發(fā)展的趨勢。由于需要頻繁使用晶圓加工的光刻機(jī)、電鍍設(shè)備、CMP設(shè)備等，又要結(jié)合封測中的轉(zhuǎn)接板、倒裝貼片等技術(shù)，當(dāng)前國際上僅有少數(shù)大型半導(dǎo)體廠才具備實(shí)施該技術(shù)的能力，未來的前沿研究也會(huì)被這些大型半導(dǎo)體廠所引領(lǐng)，對(duì)于中小型封測工廠，尋找低成本的可替代技術(shù)將成為一種新的思路。在技術(shù)成熟度較高后，HB 將成為高端電子器件加工中不可缺少的一項(xiàng)核心技術(shù)。